Si-Ge 系へテロ構造の MBE 成長と その 2 次元電子、正孔の電気的特性 に関する研究

1997年6月

富山大学大学院

工学研究科

小幡

勤

博士論文

小幡勤

目次

1	序論 1
	1.1 半導体 · · · · · · · · · · · · · · · · · · ·
	1.2 本研究の背景 · · · · · · · · · · · · · · · · · · ·
	1.3 本研究の目的と各章のあらまし ・・・・・・・・・・・・・・・・・・・・ 9
2	Si、Geの基礎的物性 13
	2.1 結晶構造 · · · · · · · · · · · · · · · · · · ·
	2.2 電気的特性 · · · · · · · · · · · · · · · · · · ·
	2.3 エネルギー帯構造・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ 17
3	実験方法 25
	3.1 試料の作製方法の概要 ······· ······ 25
	3.1.1 分子線エピタキシー (MBE) 装置・・・・・・・・・・・・・ 25
	3.1.2 クリーンルーム · · · · · · · · · · · · · · · · · · ·
	3.1.3 基板洗浄 · · · · · · · · · · · · · · · · · · ·
	3.1.4 Si清净表面 ····· 32
	3.1.5 電極の作製 33
	3.2 試料の評価方法・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
4	Si(001) 基板上でのSi/Ge短周期超格子の作製と評価 54
	4.1 試料の作製方法 ····· 55
	4.2 断面 TEM ····· 56
	4.3 X線回折 · · · · · · · · · · · · · · · · · · ·
	4.4 ラマン散乱 ・・・・・・・・・・・・・・・・・・・・・・・・・ 58
	4.5 まとめ・・・・・・・・・・・・・・・・・・・・・・・・ 59
5	Si _{0.7} Ge _{0.3} 混晶層の成長と評価 74
	5.1 試料の作製方法 · · · · · · · · · · · · · · · · · · ·
	5.2 X線回折····································
	5.3 フォトルミネッセンス 77
	5.4 透過型電子顕微鏡······ 79
	5.5 まとめ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ 81

目次

6	Si-C	e系量子井戸構造 g	2
	6.1	SiGe系へテロ接合におけるバンド不連続 · · · · · · · · · · · · · · · · · · ·)3
	6.2	Si-Ge系における量子井戸構造 · · · · · · · · · · · · · · · · · · ·	14
7	2次	元電子ガス構造の作製と評価 10	7
	7.1	試料の作製方法 · · · · · · · · · · · · · · · · · · ·	.08
	7.2	電気的特性の評価・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・1	12
		7.2.1 ホール効果	12
		7.2.2 磁気抵抗効果 · · · · · · · · · · · · · · · · · · ·	15
	7.3	考察 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・ 1	16
	7.4	まとめ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・1	17
8	2次	一 元正孔ガス構造の作製と評価 14	8
	8.1		48
	8.2	- 電気的特性の評価 · · · · · · · · · · · · · · · · · · ·	.50
	8.3	まとめ	52
9	結論	15	7
	9.1	結論 ••••••••••••••••••••••••••••••••••••	.57
	9.2	関連論文の印刷公表の方法及び時期 · · · · · · · · · · · · · · · · · · ·	.61

第1章 序論

1.1 半導体

物質を分類する方法の一つとして我々はよく導体、半導体、絶縁体という言葉を使う。 これは物質を電気を導きやすいか否かで分類したのものでこれを定量的に表すために電気 伝導率という物理量を使用している。あるいはその逆数として抵抗率という物理量を使用 することもある。

金属は温度の上昇とともに抵抗率が増大し、その関係はほぼ

$$\rho = \rho_0 (1 + \beta T) \tag{1.1}$$

の形で表される。この温度による増大は、主に電子-フォノン散乱に依っている。逆に半 導体の場合、抵抗率が温度の上昇とともに減少する。その関係はほぼ

$$\rho = \rho_0 e^{-b/T} \tag{1.2}$$

で表される。この活性化型の温度依存性は、主にキャリアがあるエネルギーギャップ(バンドギャップ、または不純物準位)を越えて励起されることに依る。これから抵抗率の温度

1.1. 半導体

による変化の割合は、金属よりも半導体で著しいことがわかる。また、半導体は微量な不 純物等に敏感な性質を持っている。(これを構造敏感性といい、この特徴が半導体の多彩な 応用への道を開いている)半導体におけるこれらの特徴は現在の数々の応用デバイス開発 への道を開いている。この他に半導体の特徴としては、まず整流現象がある。つまり異な る2つの物質を接触させたときに、オームの法則が成り立たない電圧-電流特性を示すこと である。また、熱起電力(thermoelectric power)が大きく、その値は構造敏感である。それ に光伝導現象や光発光等がある。

半導体における最も際だった特徴としてあげられるのが、整流現象である。整流現象 とは、金属と半導体、またはp型半導体とn型半導体を接触させた時に、その界面に電子 や正孔に対する電位障壁が発生することによって生じる。この現象は19世紀後半にセレン によって見いだされてからこれまでに大きく発展した。現在はSiやGe、GaAsなどによっ て、ダイオードやトランジスタに応用され、近代工業の一躍を担っている。整流現象はこ のように近代工業史の中で最も画期的な出来事であった。通常、金属導体においては電圧、 電流間にオームの法則が成り立つ。しかしこの整流現象においてはオームの法則は成り立 たず、印可電圧の方向を変えた時の電流の大きさが異なる。この現象は様々な応用をもた らし、現在の文明の発展に大きく寄与した。とくにトランジスタはそれまで真空管が行っ ていた増幅作用を行い、デバイスの軽薄短小化をもたらした。また、プレナー技術の開発 により大量生産、デバイスの集積化はさらに進んだ。

光起電力の利用には、pn接合の応用による太陽電池がある。太陽は、快晴時約1kW/m² のエネルギーを地球に注いでいる。太陽電池はこのエネルギーを電気的エネルギーへと変 換するものである。太陽は約6000Kの黒体放射に相当するスペクトルを持つので、それに あった感度と変換効率を持つことが重要となる。理論的にはバンドギャップEg=1.6eVに おいて最大効率が得られるといわれているが、現在は十数%程度の変換効率しか得られて いない(GaAs系材料で29%程度といわれ、人工衛星は変換効率が大きいものの製造上の 問題≪割れやすく、高価 ≫ を抱えるGaAs系を使用しているため非常に高コストの原因 となっている)。価格などの点から現在、民生用にはSi系太陽電池が主流である。一般用 途としては安価なアモルファスSi太陽電池が主流である。しかしながら、その後の研究に おいてSiGe系やGaAs系において超格子などのヘテロ接合などを利用し、変換効率の改善 をねらったものが実用段階に入っている。

光伝導現象は光検出に利用されている。特に有名なのは PbS や CdS である。PbS は赤

1.1. 半導体

外領域の感度に優れ、CdSは可視光からX線、光量子ではない α 粒子や β 線等にも感度が あるためこれらの検出器として幅広く使用されている。一般的に感度のある波長は光が価 電子帯にある電子を伝導帯に励起させるエネルギーを持つ波長に一致する。そのため感度 のある波長は、バンドギャップEgに依存する。たとえば、PdSのEgは、0.34-0.37eVであ るため、赤外領域に感度を示す。現在、情報伝達システムは光ファイバーシステムに置き 換わりつつある。光ファイバーのもっとも伝送効率が良い波長は1.3 μ mといわれており、 それに対応するEgは約1.05eVであるため、SiGe混晶が注目を浴びている。現在発光素子 等で使われるIII-V族化合物半導体で代替えしようという努力も行われている。しかしなが ら現在主流であるSi-LSIプロセスとの融合性はSi-Ge系が優れているため、早急の開発が 望まれている。

半導体において伝導帯の電子が、エネルギー保存の法則の成り立つ形で価電子帯に遷 移し、正孔と再結合するような直接遷移型の場合、放出されるエネルギーは光となる。その エネルギーは2つの準位差に相当し、波長はバンドギャップEgに依存する。一方、間接型 遷移の場合、遷移前と遷移後の運動量の差をフォノンで補償する必要があるため、電子と 正孔の再結合が起こりにくくなり発光現象は生じにくい。半導体からの光の放射の例とし ては直接遷移型では GaAs 系が有名であるが、間接遷移型の Si や Ge 等でも低温においては 発光が確認されている。光発光現象を利用したデバイスには発光ダイオードや半導体レー ザーがある。発光ダイオードは主に直接遷移型半導体からなる PN 接合ダイオードを順方 向にバイアスした時、接合界面近傍で少数キャリアの再結合が起こり、その際に少数キャリ アの持つエネルギーが、光として放出される現象を利用したものである。材料はGaAs等 があるが目的の発光波長によってそれぞれ選択される。現在、光の3原色の発光が可能な のでディスプレイ等への応用が期待される。半導体レーザーは、発光ダイオードと同じ電 子-正孔の再結合で発光するが、誘導放出現象によって発光強度を強めていること特徴であ る。接合より放出された光をグレーティングで反射させ、共鳴現象をおこしその光によっ てさらに発光効率が向上する。発光ダイオードとの大きな違いはそのコヒーレンシーなス ペクトルにある。これは、自然放出などによるエネルギーの放出がないため、波長がそろっ て単一スペクトルに近く偏波面、位相もそろっているということである。現在、GaAlAs系 やInGaAs系などでコンパクトディスクのピックアップなどに多く用いられるようになっ ている。

熱起電力とは試料の一方を高温とし、他方を低温としたときに試料の両端に電位が発

生することをいう。この効果は多くの金属がµV程度の熱起電力しか発生しないのに対し、 半導体の場合その数百倍の出力が得られる。またその逆にそれら試料の接合界面に電流を 流すとその電流の大きさに比例して熱量Qが放出、または吸収されるという効果(Peltier 効果)が発見されている。半導体は金属や絶縁体に比べ熱電効果は大きいので、この効果 を利用、応用することが考えられた。旧ソ連邦では寒冷地にラジオを普及する目的で灯油 ランプを熱源とした発電ランプを開発し、それをラジオの電源とした。また、Peltier効果 はペルチェ素子としてコンピュータのCPUの冷却などとして使われている。

1.2 本研究の背景

近年、携帯電話やインターネット等の通信網が、一般にも急速に普及し始めている。こ れらの通信における情報量は10年前とは桁違いに多く、それに従って回線網のトラフィッ クの高速化が求められている。通信速度の高速化は、従来のメタル材料を使用した回線で は高速化と、質の向上に限界があった。現在は、光ファイバーがその主流としてなりりつ つある。この光ファイバーは1.3µmの波長で最も効率のよい電送が可能といわれている。 ところが、現在の発光、受光素子にその波長帯にできるデバイスはないのが現状である。 そこで注目を浴びているのが,SiGe系材料である。SiGeは、そのGeの組成を変えることに よって、Si(1.1µm)からGe(1.8µm)間での波長を自由に選択できる。また、量子井戸構造 を作製すれば[1][2][3]、この波長での発光素子の作製も可能なので、同じ材料での情報のコ ネクションが可能となる。また、SiGe系材料は、現在主流で大量生産技術において最も発 達しているSiプロセスと非常に融合性が高いため、応用面でのメリットも大きい。

本研究で我々が作製を目指す超格子や量子井戸構造の基本は異なる種類の半導体材料 を積層するというヘテロ接合である。ヘテロ接合とは種類の異なる半導体によって接合を 形成したものをいう。ヘテロ接合構造は、単一半導体のpn接合(ホモ接合)とは異なる電 気的並びに光学的に興味深い性質を持つようになる。その具体的性質とは主に界面におけ るバンドギャップの不連続を利用したものであり、キャリアに対する障壁や閉じこめ効果 が特性に大きな影響を与える。

これらの電気的特性を考察するには接合のエネルギーバンド構造を考える必要がある。 これは一方のバンドがもう一方のバンドに対して相対的にどのように位置するかをつかむ ために最も必要なことである。ヘテロ接合形成後のエネルギーバンド図を描く際に注意す べきことは

- 2つの半導体材料が接触し、熱平衡状態になった後はキャリアの移動が無いため化学 的ポテンシャルの大きさは全体的には等しくなる。よってそれぞれのフェルミエネル ギーは一致しなけれはならない。
 - 2. 接合界面から離れると電子親和力や仕事関数は接合を形成する前の値に等しくなっていく。
- ヘテロ接合界面には電子親和力やバンドギャップの差に応じたポテンシャルのスパイク(バンド不連続)が生じる。

である。

1970年初頭に大きな話題をもたらしたのは、このヘテロ接合を応用した超格子構造で あった。超格子という概念は1970年IBM、Thomas、J,Watson研究所の江崎玲於奈ら[4] によって提唱された。ここで彼らはエピタキシャル成長の過程でGaAsとAlAsの組成を電 子の平均自由行程の範囲内の膜厚(~50Å)で交互に積層することによって電子状態が大き く変化しブリルアンゾーンの縮小が起こり、積層方向での電圧-電流特性にミニゾーンとト ンネル効果による負性抵抗が生じることを発表し、これらの周期性をコントロールする事 によって従来の素子にない機能を引き出す可能性をもたらした。

この論文以後、多くの研究者が様々な材料の組み合わせで、このような超格子の作製 を試みた。またこの超格子を作製する主な成長法は、分子線エピタキシー法である。これ は1968年、当時ベル研究所にいたアーサーにより命名された。この成長法は従来の真空蒸 着法に比べ、非常に高い真空度の中(1×10⁻¹⁰以下)で薄膜成長を行うことが特徴で、真空 槽は薄膜成長を行うための成長室、試料を導入するための交換室、またそれを搬送するた めの搬送室、分析のための分析室等にわかれている。この成長法を用いることによって成 長速度を遅くすることができ、1原子オーダーの膜厚制御が可能となり、また電子線やX 線などを使ってその場観察が可能になり、原子層を数えながらの成長も可能となった。こ れによって、非常に薄い膜を転位による劣化を生じさせないで成長可能にし、従来のヘテ ロエピタキシャル成長の原則となっていた格子整合の必要性を打ち破り、臨界膜厚(転位 が発生し始める膜厚)以下では非常に格子の不整合の大きな材料同士でもヘテロ成長が可 能になった。

ここで我々が研究対象として取り上げたSi-Ge系へテロ接合、超格子について概観する。 Si-Ge系で最初に興味が持たれたのは短周期超格子(Si/Ge 歪超格子)による直接遷移

型半導体の可能性である。Si、Geは間接遷移型半導体ではあるが、結晶性がよく低温では 比較的良く光ることが知られている。Si/Ge 歪超格子では、ブリルアンゾーンは折り返し効 果によってミニゾーンに分割され、それに応じてホストのSi,Ge の電子構造は変形し、さら に歪みの効果によって多くのサブバンドが形成される。本来、伝導帯の底はX点近傍の Δ 点にあるので、[001]方向のブリルアンゾーンの折りかえし効果によって直接遷移型になる 可能性がある。Pearsall[5]らは(Si₄Ge₄)/Si(001)超格子において、エレクトロリフレクタ ンス法を用いて、0.76、1.25、2.31eV にバルクとは異なる新しい光学遷移を発見した。ま た、三木ら[6]は(Si_mGe_n)/Si(001)超格子でm=12、n=4の時に直接遷移による発光を確認 したと発表した。Abstreiter[7]らはSi₆Ge₄/SiGe超格子において0.8eV付近に半値幅は広 いものの発光を確認した。以上の発表はSi/Ge 系超格子において直接遷移が確認されたと の結論になっているが、SiGe の混晶からも同じ様なピークが観測されたりしたため[8]、こ の発光が電子構造が直接遷移型になったことによるものとする確たる証拠もなく、理論的 裏付けもないままに現在に至っている。

Si-Ge系へテロ接合でその後の話題の中心は2次元電子ガスを使用したHEMT(高電 子移動度トランジスタ)である。HEMTは、基本的には2次元電子ガス構造を形成し、変 調ドープ法によって電子を供給している。この変調ドープ法は、不純物散乱の影響をなく すために不純物領域を量子井戸から空間的に分離する方法である。キャリアの通り道に不 純物が存在すると、イオン化した不純物による散乱を受けるが、キャリアと不純物原子の 空間的分離によってクーロン力によって軌道が曲げられることによる移動度の低下がなく なり、さらにスペーサー層によって適度に不純物領域と距離を置くことにより、その効果を 増大させることに多くの研究者たちが成功した。その後、ドーピング層を1monolayerレベ ルでコントロールしさらに局在効果を与えることによって、より効果的に量子井戸構造を 機能させることに成功している。この方法をδドーピング法といい、これを利用するとホモ 接合界面でも2次元電子ガスの作製ができる。HEMTの場合、2次元電子ガス構造にゲー ト電極を作製して、このゲートに電圧を印加してやることによって2次元電子ガス濃度を コントロールできるようになっている。HEMTはAlGaAs/GaAs系で盛んに研究され、実 用化に至っている。Si-Ge系においても同様にバンド不連続は形成できるため、この変調 ドープが2次元電子ガス構造と共に盛んに研究された。このSi/SiGe ヘテロ接合のエネル ギー準位に関してはR.Peopleら[9]が詳しく報告している。

Si-Ge系でもう一つの注目されるデバイスは、ヘテロバイポーラトランジスタ(HBT)[10]

である。これは、超高速動作という点でHEMTと競合関係にある。通常のバイポーラトラ ンジスタでは、利得が低下しないようにするためにベース濃度を大きくできない等の理由 で高周波動作をする事は困難であった。しかしHBTではベース濃度をあげても利得は低下 せず、ベース領域のシート抵抗が下がるため、高周波動作が可能となっている。またエミッ タ濃度を下げることができれば、耐圧を向上させその上昇分でベースの厚さを薄くすれば より高速動作が可能になる。その遮断周波数は、数10~100GHzまで及び、また低温でも 利得の低下がないことから将来期待されている。

以上のようなヘテロ構造や超格子を半導体デバイスとして特性を発揮させるには、結 晶性がよいことが大切である。異なる材料を接触させることはその界面に欠陥が発生する 危険を常に絡んでいるため、組み合わせる材料は似たような結晶構造でかつ、格子定数も 極端に違わない材料を選択せねばならない。するとおのずからその選択肢は限られてくる。 SiとGeの場合、それぞれの格子定数がSi=5.4307Å、Ge=5.6579Åであり、Si_{1-x}Ge_xの間 には最大4.2%の格子不整合が存在するため、良質なヘテロ接合を得るには臨界膜厚とそれ を越えたときに発生する欠陥(転位)について理解が必要である。

ヘテロ構造において格子定数のミスマッチが存在すると、エピタキシャル層は歪みを 収容しながら成長する。ところがある膜厚(臨界膜厚)を越えると、エピタキシャル層内 に転位を導入して本来の格子定数に戻ろうとする。この転位上には結合すべき相手のいな いダングリングボンドが存在している。このダングリングボンドが存在すると、キャリア の再結合中心として働く(P型伝導として振る舞うといわれている)ので電気的に劣化が起 こってしまう。SiとGeの場合、その格子不整合は4.2%なのでだいたいSi原子25個あたり 1個の割合で発生すると考えられる。この転位の発生機構[11][12]を順に考えてみる。

臨界膜厚以内ではエピタキシャル膜は、下地のSiにシュードモルフィック成長するた めに膜内に歪みエネルギーを蓄積していく。しかしながらこのときのエネルギーはダング リングボンドの持つエネルギーよりも小さいため、エネルギー的に安定で転位は発生しな い。しかし、膜厚を増すにつれ。歪みエネルギーは蓄積されていき、最後には界面にダン グリングボンドを発生し、本来あるべき格子定数を持つようになる。このような結晶構造 の再配列を起こすにはある程度のエネルギーが必要となってくる。よって550℃程度の低 温で成長を行うと熱平衡状態で予想される再配列の起こる膜厚以上でもダングリングボン ドの発生を防ぐことができる。

しかしながら、半導体デバイスとして使用するには、このような臨界膜厚以内の少な

い厚みでは応用できない場合が多い。また臨界膜厚を増加させようとすると大きな Ge 組成 は使用できず、歪みによる効果を期待できなくなる。よってこの臨界膜厚を越えた際発生 する転位を、どう扱うかに応用への道がかかっている。一般的にこの転位をなるベくデバ イス層から遠ざけて Si 基板界面に局在させるといったことが行われる。これはデバイス層 と Si 基板の間にバッファー層を挿入して、格子不整合によるエネルギーをその中で吸収し ようとするものである。Si-Ge 系での SiGe/Si/SiGe 構造においては活性層の Si 層の基板で ある SiGe 層が高品質である必要がある。このような場合、SiGe 層とSi 基板との間に様々 なバッファー層を挿入する事が試みられた。

AT&Tのベル研究所のFitzgerald[13]、IBMのLeGoues[14]、Daimura-BenzのSchafferら[15]は、Ge組成を徐々に変化させていくという方法で高温で高性能のバッファ層の 開発に成功した。このバッファ層はGeの組成を小さい値(典型的には0~5%)から所望する 約30%の組成まで、徐々に数 μ mの厚さでもって作製される。高い基板温度(750℃以上) とGe組成を徐々に増加させることによって成長の間、ほとんど完全な格子緩和をもたら し、基板近くに高い転位密度を導くとともに試料表面近傍で約1000分の1の転位密度に低 減できるようになった。

IBMのT.J.Watson研究所のIsmailら[16]は、バッファ層としてSiとGeの組成を段階 的に増やしたSiGeの超格子をバッファ層に用いることによって転位の抑制を試みた。その バッファ層の厚みは100nm程度と薄いものであったが、基板界面で発生した転位は超格子 構造によってブロックされ、表面の転位密度は1万分の1程度まで低減した。

これらのバッファー層は、変調ドーピングを行ったSiGe/Si/SiGe-2次元電子ガス構造 に応用され、好結果を生んでいる。ベル研のXie[17]は傾斜型バッファ層を用いて2次元電 子ガス構造を作製し、156,000cm²/Vs(4.2K)という電子移動度を実現した。これまで我々が 親しんできたSiO₂/Si界面での反転層における最高の移動度が41,000cm²/Vsであることを 考えるとこの2次元ガス構造と変調ドーピング、バッファ層の効果が大きいことがわかる。

ー方2次元ホールガス構造では、活性層であるSiGe層の膜厚が臨界膜厚に対して十 分に薄いため、バッファー層は必要としない。最初にBell研究所のPeopleら[18]、IBMの Wangら[19]によって検討された。この構造はドープされていない歪んだSiGe層から空間 的に分離した変調ドープ構造によって行われた。このとき、前者の構造におけるホール移 動度は、4.2Kで6000cm²/Vsとバルクに比べて非常に高い値を示した。変調ドープ層から 供給された正孔はSiGeとSiの界面に閉じこめられ、またイオン化不純物散乱による影響

も少ないため,高い移動度を示した。SiとGeの正孔移動度を比較するとGeの方が大きい。 よってPチャネルデバイスを作製する場合、pチャネルSiGe構造に期待がかかっている。 これは通常のSiMOSFETではpチャネルの移動度が低いという欠点があり、CMOS応用 の点で問題となっていた。しかし日立の中川ら[20]が指摘したように、大きなバンド不連 続を得ようとGe組成を大きくしても転位や合金散乱の影響が大きくなってくるので注意が 必要である。

1.3 本研究の目的と各章のあらまし

本研究は、Si/Ge超格子、SiGe系へテロ構造について行われた。電子、及び正孔の量 子井戸への閉じこめ効果によって得られる高移動度で、かつ温度特性がフラットであるこ とを利用したデバイスの開発を将来的に考えて研究を進めた。

本論文は次の様な構成となっている。

- 第2章 Si、Geの基礎的物性
 本章ではSi-Ge系へテロ構造の構成元素であるSiとGeの結晶構造、電気的特性、エネルギー帯構造などの基礎的物性を述べる。
- 第3章 実験方法

本章では、本研究で使用した分子線エピタキシー (MBE) 装置とX線回折、断面透過 型電子顕微鏡、ラマン散乱、ホール効果、磁気抵抗効果による評価方法と評価装置 を紹介し、基板洗浄、Si清浄面、電極形成法など試料作製の際の前準備について述 べる。

- 第4章 Si(001) 基板上でのSi/Ge短周期超格子の作製と評価
 本章では、RHEED(反射型高速電子回折)強度振動法を用いて、単原子層オーダーで
 成長を制御できることを示す。さらに成長温度と界面急峻性の関係を評価して、500℃
 程度の成長温度が望ましいことを明らかにする。
- 第5章 Si_{0.7}Ge_{0.3}混晶層の成長と評価
 Siを量子井戸層とするSiGe/Si/SiGe構造を作製するためには、高品質なSiGe層の作
 製が必要である。本章では、前章で得られた結果をもとにして、基板との間にSi/Ge
 短周期超格子をバッファー層として挿入することを提案し、その効果をその他のバッ

ファー層と比較することによって、短周期超格子がバッファー層として望ましいこと を示す。

- 第6章 Si-Ge系量子井戸構造
 本章では、本研究で作製したSi-Ge系量子井戸構造について理論的な計算を行い、井 戸幅、スペーサー層幅などの最適値について議論する。
- 第7章 2次元電子ガス構造の作製と評価
 本章ではSiGe/Si/SiGe構造を作製し、それを評価する。評価は主にホール効果によって行い、磁気抵抗効果も観察する。移動度は十分ではないが、2次元電子ガス構造が 得られていることを明らかにする。
- 第8章 2次元正孔ガス構造の作製と評価
 本章ではSi/SiGe/Si構造を作製し、それを評価した。我々は、正孔の供給層として
 基板自身を用いるという新しい構造を提案し、量子井戸幅、スペーサー層幅を変化させて量子効果の確認を行う。
- 第9章 結論

本研究で得られた結果を総括し、今後の展望について述べる。

謝辞

本研究を遂行する上で、多くの方々の協力を得たことに対し、謝辞を述べている。

[参考文献]

[1]S.Fukatsu, H. Yoshida, N. Usami, A. Fujiwara, Y. Takahashi, Y. Shiraki

and R.Ito: Jpn. J. Appl. Phys., 31, (1992) L1319

[2]N.Usami,S.Fukatsu and Y.Shiraki:Apl.phys.Lett.,61 (1992)1706

[3]S.Fukatsu, N.Usami, T.Chinzei, Y.Shiraki, A.Nishida and K.Kakagawa: Jpn.J.

Appl.Phys.,31,(1992)L1015

[4]L.Esaki and Tsu:IBM J.Res.Develop.,14,(1970)61

[5]T.P.Pearsall, J.Bevk, L.C.Feldman, J.M.Bonar and J.P.Mannaerts: Phys.Rev.Lett.58(1987)729

[6]H.Okumura,K.Miki,S.Misawa,K.Sakamoto,T.Sakamoto and S.Toshida: Jpn.J.Appl.Phys., 28(1989)

[7]E.Kasper et al.:Phys.Rev.B38(1988)3599

[8]K.Terashima, M.Tajima, N.Ikarashi, T.Niino and T.Tatsumi: Jpn.J.Appl.Phys., 30(1991)3601

[9]R.People and J.C.Bean:Appl.Phys.lett.48(8),(1986)538

[10]G.L.Patton et al.:IEEE Electron Device Lett., EDL-9(1988)165

[11] J.W.Matthews and A.E.Blakeslee: J.Crystal Growth, 27(1974)118

[12]R.People and J.C.Bean:appl.Phys.Lett.,47(1985)322

[13]E.A.Fitzgerald, Y.H.Xie, M.L.Green, D.Brasen, A.R.Kortan, J.Michael, Y.J.Mil

and B.E.Weir:Appl.Phys.Lett.,59(1991)811

[14]F.K.LeGoues,B.S.Meyerson and J.F.Morar:Phys.Rev.Lett.,66(1991)2903

[15]F.Schaffler, D.Tobben, H.-J.Herzog, G.abstreiter and B.Hollander: Semicond.

Sci.Technol.,7(1992)260

[16]K.Ismail,B.S.Meyerson and P.J.Wang:Appl.Phys.Lett.,58(1991)2117

[17]Y.H.Xie:Ext.Abs.Int.Conf.on Solid State Devices and Materials(Makuhari 1993)913

[18]R.People, J.C.Bean, D.V.Lang, A.M.Sergent, H.L.Stormer, K.W.Wecht, R.T.Lynch and K.Baldwin: Appl. Phys.Lett., 45(1984)1231

[19]P.J.Wang et al.: Appl. Phys. Lett., 55(1989)2333

[20]H.Etoh,E.Murakami,A.Nishida,K.Nakagawa and M.Miyao:Ext.Abs.22nd Conf.on Solis State Devices and Materials

(Sendai 199)909

参考図書

・半導体工学:小林保正、町 好雄ら、著(東京電機大学出版局)

・超格子へテロデバイス:江崎玲於奈、榊裕之(工業調査会)

·SiGe系へテロデバイス:古川静二郎、雨宮好仁(丸善)

・半導体デバイスの基礎:グローブ著(マグロウヒル)

·半導体デバイス:S.M.ジィー著(産業図書)

・固体物理学入門上下:キッテル(丸善)

・超LSI辞典:西沢潤一監(サイエンスフォーラム)

·電子物性概論:阿部正紀(培風館)

·半導体超格子入門:小長井誠(培風館)

第2章

Si、Geの基礎的物性

2.1 結晶構造

SiやGeの単結晶は図2-1に示すようなダイヤモンド構造(diamond structure)からな る。図からもわかる通りどの原子に注目しても4つの原子が正四面体(tetrahedora)の頂 点の位置に存在している。その結合力はこれら原子の4つの最外殻電子(価電子)の四 面体結合(tetrahedral bond)に由来している。ここでSiの基底状態の電子配位を示すと 表2-1のようになる。これら1つ1つの原子が非常に離れたところに位置していた場合、

表2-1のように離散的な値を持っている。 しかしながら、原子間隔がだんだん近づいて くるとお互いに影響を及ぼしあい、隣接する 原子との相互作用が現れる。このとき、3s軌 道の1つの電子がエネルギーの高いp軌道に まで押し上げられ、[111]方向に伸びた sp³混 成軌道を構成する。

表 2-1 Siの基底状態の電子配位

	軌道	電子配位
K殻	1s	2
L殻	2s	2
	2p	6
M殻	3s	2
	3p	2

2.2. 電気的特性

そのエネルギー帯構造と混成軌道の波動関数を図2-2に示す。Siの場合、3sの準位には 2個、3pの準位には6個の量子状態が可能であるから、各準位はその数だけ電子を収容で きる。表1-1の様に3sはすでに2個の電子で占有され3pはまだ4個の空きが残っている。 ところがsp³混成軌道ができる時はs状態とp状態が互いに混ざり合い、2つのエネルギー 帯(価電子帯、伝導帯)を構成する。このとき収容可能な電子8個のうち半分ずつ上下の帯 域に分配される。ところが実際には3s+3p=2+2=4個であるから下の帯域、つまり価電子 帯にのみ電子は存在し上の伝導帯は空である。このように隣接原子間で電子対結合(共有結 合)を作るとSiやGeに代表されるダイヤモンド構造ができあがる。このエネルギー帯モデ ルにおいて価電子帯が電子で完全に満たされるということは、sp³混成軌道によって共有結 合が完成されていることに対応する。ダイヤモンド構造に電流が生ずるためには、このよ うな結合に使われる sp³混成軌道から電子が共有結合に使用されなかった 3s 及び 3p 軌道に 入ることが必要だが、実際はそのために大きなエネルギーを必要とするので絶縁体となる。 そのエネルギーの大きさは価電子帯から伝導帯へ電子を押し上げるためのエネルギーつま りエネルギーギャップに相当している。故にエネルギーギャップEg はその半導体材料の共 有結合の強さを表していると考えられる。SiのEgは1.12eV(300K)、Geは0.69eV(300K) である。

2.2 電気的特性

純粋な半導体のキャリア密度は

$$m_i = \sqrt{NcNv} \exp(-Eg/2kT) \tag{2.1}$$

と表され、真性キャリア密度 n_i で表される。ここでNc、Nvは、それぞれ伝導帯と価電子帯の実効状態密度で、室温では $m_e^*=0.19$ 、 $m_b^*=0.5$ とすると、

 $Nc = 2.8 \times 10^{25} m^{-3} (Si), 1.04 \times 10^{25} m^{-3} (Ge)$ (2.2)

$$Nv = 1.02 \times 10^{25} m^{-3} (Si), 6.1 \times 10^{24} m^{-3} (Ge)$$
(2.3)

で表される。たとえば、室温300Kにおいては熱エネルギーは、

$$\kappa T = (1.38062 \times 10^{-16} / 1.60219 \times 10^{-12}) \times 300K \simeq 26 meV$$
 (2.4)

となるため、伝導に寄与する電子や正孔は非常に少なく $1.45 \times 10^{10} \text{ cm}^{-3}$ (Si)、 $2.5 \times 10^{10} \text{ cm}^{-3}$ (Ge) 程度となっている。しかしこの Si、Ge に P、Sb 等の不純物を添加することによってこの濃度 は飛躍的に向上する。表 2-2 に Si、Ge に対する代表的な添加不純物(ドーパント:dopant)を挙げる。

物質名	伝導型	不純物準位 (eV)Si	不純物準位 (eV)Ge
Sb	n-type	0.039	0.0096
Р	n-type	0.044	0.012
As	n-type	0.049	0.013
В	p-type	0.045	0.01
Al	p-type	0.057	0.01
Ga	p-type	0.065	0.011
In	p-type	0.16	0.011

表2-2 Si、Ge用ドーパントと不純物準位

通常、Siウエハーのドーピング(doping)としては、n型がP(リン)、p型にはBが使われることが多い。また真空中でのドーピングにはSbやGaが使用される。

ここでV族元素のPをドーパントとして添加したときのSiの電子状態を考えてみる。 ドーピングされたP原子はSi原子と置換(substitution)して格子点に入る。この場合、Pは 5つの手(bond)を持っているのでSiと4つの結合した後に1つ余ってしまう。この過剰な 電子は熱エネルギーによって容易にPから切り放たれて、これが自由電子として電気伝導 に関わることとなる。この過剰な電子を放出する不純物原子をドナー(donor)という。こ の5番目の過剰電子はエネルギー的にみると伝導帯のすぐ下にエネルギー準位を作る。こ れをドナー準位(donor level)と呼ぶ。尚、電子を放出したドナーは結晶格子点において正 のイオンP⁺として存在するが伝導には寄与しない。。この時電子を多数キャリア(majority carrier)、正孔を少数キャリア(minority carrier)と呼び、このような半導体をn型半導体と いう。

次にIII族元素のBをドーパントとして添加したときのことを考えてみる。III族元素 は3個の価電子しか持たないため、Siの格子点に入ってもすべてのSiの最近接原子と電子 対を作ることができない。不純物原子の周りには電子の欠けた点が1個存在する。ここで この欠損部は正孔とは同等では無い。この部分に熱エネルギーによってSiの電子対を形成 している電子が動いて入るとB原子はSi最近接原子と完全に共有結合が完成され、同時に 正孔が放出される。このときのB原子は余分な電子を1個持つことからB⁻イオンになる。 このように電子を受け取り結晶中に正孔を放出する不純物原子をアクセプタと呼ぶ。Bは マイナスイオンになるため、その分価電子帯のエネルギーより大きくなるからアクセプタ

2.2. 電気的特性

準位は価電子帯のすぐ上になる。この時の多数キャリアは正孔、少数キャリアは電子である。このような半導体をp型半導体という。

これらの半導体をデバイスとして利用するにはその温度依存性が重要となってくる。 図 2-3 にドナー濃度 $N_d=1.1\times10^{15}$ cm⁻³の時のn型Si半導体の電子濃度の温度特性を示す。 高温の真性領域では (2.1) で表される。。さらに室温ぐらいになると

$$n = N_d \tag{2.5}$$

$$p = n^2 / N_d \tag{2.6}$$

となり、ドナーは室温の熱エネルギーでほとんどイオン化され、ドナーの数と同じだけの 電子が伝導帯に供給される。この領域を出払い領域と呼んでいる。さらに低温にしていく と結晶中のすべてのドナーをイオン化する事は困難になり、いくつかの電子はドナー準位 に凍結され、電子密度はドナー濃度よりも小さくなっていく。この領域では

$$n = \sqrt{NcNv/2} \exp(-E_d/2kT)$$
(2.7)

で表される。このように半導体中の電子濃度は大きな温度依存性を有している。

キャリア移動度は $\mu = \frac{e < \tau >}{m^{\star}}$ で表され、単位は cm^2/Vs または m^2/Vs である。これは電 子や正孔に電界を加えたときの動き易さを表し、移動度の高い材料ほど高速デバイスに応 用可能である。移動度は不純物密度に強く依存し、それは散乱の影響によるところが大き い。半導体の散乱は

1. 格子の熱振動によるフォノン(音響フォノン散乱)

2. イオン化した不純物原子 (イオン化不純物散乱)

が大きく原因をしめる。

音響フォノン散乱は、結晶格子の熱的な振動による不規則なポテンシャルにもとずく。 当然ながらその散乱は温度の上昇とともに大きくなる。この散乱機構が主体の場合の移動 度はT^{-3/2}に比例する。

イオン化不純物散乱は、キャリアがイオン化した不純物原子の近くを通過の際にクー ロン力によって軌道が曲げられることに起因する。この場合温度が高く、キャリアの熱速 度が高いと力積は小さくなるので散乱は小さいが、温度が下がるにつれキャリアの速度が 小さくなるためその軌道は大きく曲げられ、散乱の度合いは大きくなる。この散乱機構が

2.3. エネルギー帯構造

支配的な場合、移動度はT^{3/2}に比例する。このような散乱は、不純物を活性層内に一様に ドープされた場合にみられ、HEMTなどに用いられる変調ドープ構造では、活性層とキャ リアの供給源であるドーピング層が空間的に分離されているためにイオン化不純物散乱の 影響は受けない。

ここで、SiとGeのキャリア移動度に対するイオン化不純物散乱の影響を図2-4に示す。 これをみるとイオン化不純物散乱の影響は、Siの場合、10¹⁵cm⁻³、Geの場合、10¹⁴cm⁻³ の不純物濃度以上で現れることがわかる。これらの混晶では、それぞれの特性は2つの平 均に近いものになると思われるが、実際はそれらの組成比に左右されGeの濃度が低い場合 は、Siの特性に近くなると考えられる(これに合金散乱も加わってくる)。

2.3 エネルギー帯構造

SiとGeのエネルギー構造を図2-5に示す。Siの場合、伝電帯の最低エネルギーは<001> 方向にあり、その等価なエネルギー面は6個ある。Geの場合、等価なエネルギー面は対角 線上の<111>方向に見かけ上8個あるが、2つずつ対をなしているので独立なものは4個 である。等エネルギー面は楕円体であり、このようにSiとGeでは最低エネルギー点が異 なる。楕円体の中心を波数kの原点にとり、長軸方向をz方向とすれば等エネルギー面は

$$\epsilon = \frac{\hbar^2}{2} \left(\frac{k_x^2 + k_y^2}{m_t} + \frac{k_z^2}{m_l} \right) \tag{2.8}$$

と書ける。Siでは<001>方向に沿ってブリルアンゾーンの中心からほぼ4の位置に伝導帯の 極小がある。従って単純には(Si₁₆Ge₄)の短周期超格子をSi(001)基板上に作製すれば、伝 導帯の底はブリルアンゾーンの中心にな折り返され、直接遷移型になる可能性が考えられる [2]。価電子帯の頂上は、Si、Geいずれもブリルアンゾーンの中心にあるが、単純な楕円体 ではなく複雑である。また、無歪状態では、軽い正孔バンドと重い正孔バンドが縮退してい るが、歪みによってこれらの分離も生じる。これら2つの物質を混晶化した場合、その振る 舞いはSiやGeとはまた異なるものと考えられる。たとえば、混晶化した場合のSi_{1-x}Ge_x のEgは、そのGe組成の増加につれ、低エネルギー側にシフトしていく。J.Weber[3]らは SiGeのエネルギーギャップEgと組成比の関係を以下の式で表している。(図2-6)

$$X_{\text{band}}(0 \le x < 0.85) \quad Eg = 1.155 - 0.43x + 0.206x^2 \text{eV}$$

$$L_{\text{band}}(0.85 < x < 1) \quad Eg = 2.010 - 1.270x \text{eV}$$
(2.9)

これらの特徴は、これまでのバルクのSiやGeでは得られなかった性質を得られる可能性を秘めている。



図2-1 ダイヤモンド構造



1.00

19



図2-3 n型Siの電子濃度の温度特性



(b) Ge(300K)

図2-4 SiとGeの電子移動度に対する不純物散乱の影響 ^{半導体の物性と素子(菅野卓雄著:昭晃堂) p257}





(a)導電帯の最低エネルギー点近傍の (b)価電子帯の最高エネルギー 等エネルギー面 点近傍の等エネルギー線

軽い正孔

重い正孔

-[100]

(a)Siにおける等エネルギー面



(a)導電帯の最低エネルギー点近傍の (b)価電子帯の最高エネルギー 等エネルギー面 点近傍の等エネルギー線

(b)Geにおける等エネルギー面

図2-5 Si、Geのエネルギー構造



図2-6 SiGe混晶のエネルギーギャップEg

2.3. エネルギー帯構造

[参考文献]

[1] 半導体の物理:西沢潤一編、御子柴宣夫著、培風館(P74)
[2]]L.Esaki and Tsu:IBM J.Res.Develop.,14,61(1970)
[3]J.Waber and M.I.Alonso:Phys.Rev.B40,No.8,(1989)5683

LA の予測にどがたし、AGEE 時間

THE REAL PROPERTY AND ADDRESS OF THE ADDRESS AND ADDRESS IN A DREAM OF THE ADDRESS ADDRESS



3.1.1 分子線エピタキシー (MBE) 装置

本研究は、富山大学地域共同研究センター内のANELVA MBE-620S(図 3-1)を用い て行った。この装置の簡単な使用を表 3-1 に示す。

	装備	備考
Si蒸着源	電子ビーム蒸着装置	容量 50cc、INFICON 付き
Ge蒸着源	クヌーセンセル	
Sb蒸着源	クヌーセンセル	
膜厚計	水晶振動子	INFICON用
ポンプ	イオンポンプ、チタンポンプ	LN ₂ シュラウド付き
基板加熱	SiC heater	$\sim 1200^{\circ}$ C
基圧	×10 ⁻¹⁰ toor以下	
成長時の真空度	10 ⁻⁹ toor 以上	
評価装置	QMAS, RHEED	

表 3-1 ANELVA MBE-620S 仕様

SiとGeのソースはsix-nineの高純度Si、高純度Geを用いている。基板加熱はカーボンヒー ターを用いて間接加熱をし、W-Re熱電対によって温度をモニターしている。SiとGeの蒸 着レートはそれぞれおおよそ0.5Å/s、~0.2Å/sで、水晶振動子の出力をCPUで処理し、コ ントロールしている。

試料作製に用いたSi基板は抵抗率8.0~12.0Ωcmのn型基板と抵抗率が1000Ωcm以上のp型基板を用いている。これの基板を図3-2の要領で1inch□で切り出す。

3.1.2 クリーンルーム

試料の作製はすべてクリーンルーム内で行われる。クリーンルームは半導体に限らず、 多くの産業に使われている。病院の手術室、食品工場などその用途はレベルの差はあれ多 岐にわたる。特に半導体においては、自称"世界最高"と呼ぶクリーンルームが次から次 へと作られニュースになったりもしている。東北大学の大見教授らが提唱するスーパーク リーンルームは有名である。半導体ではそのプロセスルールが小さくなるにつれてより小 さな埃(パーティクル)のコントロールが大切となっている。

クリーンルーム方式には大きく分けて2つありそれに加え、その2つを併用させるものの3つがある。

• 乱流方式(従来型)

ー昔前に使われていた方法である。従来の空調設備で行ってきたことと本質的に変わ らないので、コストがあまりかからない。空調を出た空気はHEPAフィルタと通っ て天井より吹き出す。それがクリーンルーム下部のダクト(リターン)を通って再び 空調へ帰る。この方式の欠点は気流が乱れるためにパーティクルを効率的に室外に取 り出せないことが挙げられる。この方式は我々の実験室で用いられている。

• 層流方式

室内気流を層流にして、室内で発生したパーティクルを速やかに排出できる方式であ る。いわゆるダウンフロー方式においては最も高い清浄度が得られ、完成度も高いが コストが非常にかかってしまうのと風下は風上の汚染の影響を受けやすいのが欠点で ある。

• 併用方式

これは従来の乱流方式にクーリーンベンチなどをつかってスポット的に清浄な空間を 作製する方式である。設置台数によってはその循環効果で清浄度はかなり上がる。

・その他

そのほかに作業者と基板の通る空間を完全に分離してしまうクリーンチューブ方式や ファンフィルターユニットを連続的に設置して、清浄空間をトンネル状に形成するク リーントンネル方式などがある。

基本的なクリーンルーム方式について図3-3に示す。

クリーンルーム利用の際は以下のことを最低限守りたいものである。

- 防塵服を正しく着用する。(私服、裸など問題外)
- 発塵のおそれのあるもの(普通のノート、鉛筆、菓子類等)は持ち込まない。ノートやペンはクリーンルーム用が発売されている。
- 掃除を定期的に行う。埃は重力によって最後には床に沈降する。よって朝、実験前に 専用のクリーナーでこれを取り除く。
- 薬品類は人の通るところにおかない。
- 酸欠に気をつける。クリーンルームは外気の交換率が悪いので、特に酸欠に陥りやすい。液体窒素は少々こぼしてもその気体になった時の容積は、とても大きくなるので特に注意する。

等である。

ちなみに本研究に使用された MBE 装置は、クラス 10000 程度の乱流方式のクリーン ルームに設置されている。

3.1.3 基板洗浄

試料作製の前に切り出した基板(図3-2)に対して洗浄が行われる。洗浄の目的は基板 上及び、基板表面中に存在する不純物を除去することである。ところがそのやり方や対象 としている汚染物質(contamination)に対して正しい処置を施さないとそのプロセスが無 駄になるどころかかえって深刻な汚染をもたらしてしまう結果となる。よってこの洗浄技 術は半導体技術の中でもきわめて高度な技術となっている。現在、主流のプロセスは1970

年にRCAのW.KernとD.A.Puotinenによって発表されたウエット洗浄法[1]、あるいはその亜種である。

通常、ウエハーメーカーより出荷された状態の基板はごく一般的な RCA 洗浄を施して ある場合が多い。この段階でクリーンルームで開封すれば、かなり清浄な基板が手に入る ことになる。現在、LSIメーカーが躍起になってクリーンルーム内の埃(パーティクル)対 策を行っているのは、設計ルールの微細化によって非常に小さい0.1 µ m 程度以下のパー ティクルが無視できなくなってきているからである。このパーティクルはフォトリソグラ フィ工程や配線工程で大きな問題となっているが、そのほかにこれが高温プロセスによっ て拡散し新たな汚染源となるおそれがあるからである。ついた埃は洗浄すれば除去されて しまうと思われがちだが、実際は初期の工程でついた埃は何度の洗浄プロセスをくぐり抜 けても残ってしまっていることが多い。これらのことから我々は基板を扱うときは非常に 神経をとがらせて扱う必要があることがわかる。

ここで、洗浄する時の注意として、装置面とそれを取り扱う人間の側から考えてみる。 装置面で注意することは

- ビーカー等はなるべくテフロン製を使用する。テフロンは優れた耐薬品性と耐熱性 (180℃)を有するフッ素樹脂である。ただし、薬液にさらされると薬液を吸収し、次 の工程でそれを放出するというキャリアオーバー現象があるので注意が必要である。 また帯電性も高く、-20KVぐらいに帯電し、周りのゴミを引き寄せてしまう嫌いが ある。しかし、一般に用いられるパイレックスガラスのようなボロンシリケードガラ ス系(SiO₂、Al₂O₃、B₂O₃、Na₂Oを主成分とする)のものは溶出したボロン等が基 板にドープされてしまうので絶対にさけるべきであろう。
- 2. 薬液はEL級以上のものを使用する。EL級の薬液は純度が高いというわけでなく、 パーティクルの数が他のレベルに比べ高いことを意味している。これによって薬液に よる再汚染を防ぐ。ただし薬品は通常使用期限があり、ふつうは生産から1ヶ月、開 封したらその場で使い切りというのが基本である。強酸やアルカリといえども中に生 菌やその死骸が存在しているので古くなった液は用途を限定するのが良いだろう。
- 水は常にフレッシュな超純水を用いる。超純水とはおおよその目安として、室温で比 抵抗が10MΩ cm以上の水として扱われている。理論上の水の比抵抗は18.3MΩ cm である。半導体においてはこのほかに純水中の生菌数、微粒子数なども考慮して水を

使用している。経験上、理論値に近い超純水を作製しても1時間も満たないうちに生 菌等が発生して使用できないレベルまで純度は落ちてしまうようである。我々はイオ ン交換樹脂によってこの超純水を得ているが比抵抗の監視、及び洗浄の際には常に新 しい水を使うように心がけねばならない。

 基板の搬送は、乾燥窒素を封入したケースを用いるのがいいだろう。その際、ケース は帯電しないものを選択し、ポリプロピレンのような有機汚染のある材質はさけるべ きである。

等が挙げられる。また、基板を扱う人間に関しては

- クリーンルームに入室の際は必ず防塵服を正しく着用する。クリーンルームは不特定 多数の人間が出入りするのでこれは各個人の自覚と責任感が大切である。100人の入 室者に対してたった一人の不心得ものがいたがために、残り99人が迷惑することに なるので守れない人は入室を控えるべきである。(本学においてもクリーンルーム内 を私服や裸で入ってくる人間が後を絶たない)
- 2. 基板に話しかけない。基板処理中に話をすると、呼気に含まれれる水分やアルカリ金属がコンタミネーションとして基板に残る場合がある。
- 手袋等を正しく着用する。これは前記の防塵服にもいえることであるが人体からの汚染を防ぐ意味を持つとともに、人体を薬品等から保護する意味も持っている。であるから手袋をして薬品に触れた場合は、その手袋を外すかでもしない限り、他の機器等に触れてはならない。
- 使用する薬品に関して基本的な知識を身につける。洗浄に用いる薬品は中学校程度で 基礎を学んでいるはずである。ところが、最近はほとんど無知識に近い人も多く見受 けられるので最低でも次の点でおのおの理解をしておくべきである。
 - 酸かアルカリか?特に酸と有機溶剤を混合すると爆発を起こす。
 - 混合の際の順番や反応について
 - 万が一、人体にかかったときの処置
 - 使用後の処理や保存について

我々が本研究で使用した薬品とその性質を簡単にまとめておく。

硫酸

無色無臭の透明な液体で、強力な脱水作用がある。人体に触れると脱水作用と多量の 熱を発生して激しいやけどをおう。万が一皮膚等についたときは、速やかに布でふき 取り、多量の流水で15分以上洗い流す。強い脱水作用があるので混合の際は注意が 必要。

• 過酸化水素水

無色透明な液体で、無臭あるいはかすかにオゾン臭がする。煮沸すると分解して酸素 を発生する。人体に触れると激しい炎症を起こす。皮膚についたときは15分以上の 流水で洗い流す。純粋な過酸化水素は非常に不安定であるので、我々が購入している ものは安定剤が添加されている。また過酸化水素は酸化還元の両方の性質を持ちうる ので使用の際は注意が必要。保存の際は容器の内圧があがるので注意。

• 硝酸

無色透明な液体であるが光を当てると次第に変色していく。皮膚につくと薬傷をおこ す。また吸入すると窒息感があり、長時間その雰囲気にさらされると慢性気管支炎を 起こす。人体についた場合は流水で15分以上洗い流す。保存の際は容器の内圧があ がるので注意。

• フッ化水素酸

無色透明、刺激臭のある液体で、空気中で発煙し、水、エタノールと混和する。蒸気 は眼、鼻、のどを強く刺激する。強い腐食性を有し、貴金属以外の金属はすべて腐食 する。またガラスを腐食するするので、ガラス容器は使用しない。人体に付着したと きは直ちに多量の水で洗い流す。

塩酸

無色透明な、刺激臭を持つ液体で、空気中で発煙する。人体に付着すると炎症を起こ す。皮膚についたときは十分に流水で流す。また容器の内圧が上がるので取り扱いに 注意。

以上が使用している薬品の主なものであるが実際に使用する際にはこれ以上の知識でもっ て取り扱うことが絶対条件である。事故は作業者の無知、慣れ、不注意、過信によって起 こるので一人一人の心がけが大切であり、自己の責任において作業をするべきである。

我々の用いている洗浄プロセスは基本的に3つのプロセスによって成り立っている。 またその洗浄法はウエットプロセスに基づくものでありドライプロセスは一切、用いてい ない。

1. 有機物除去プロセス

2. 基板表面の有機物除去と凹凸の除去プロセス

3. 酸化膜生成プロセス

有機物と取り除く方法として大きく2つの方法がある。1つはアセトンを用いて超音波洗 浄する方法であり、もう一つは硫酸と過酸化水素水の混合液を用いてカロー酸(Caro acid) の強力な酸化力で有機物を除去する方法である。前者は数nm以上のきわめて厚い有機物 汚染に向いており、後者は市販されているSiウエハーに存在する0.2nm程度の極薄い有機 物汚染に向いている。特に硫酸と過酸化水素の混合液はUV洗浄に近い効果が得られる。

ここで硫酸と過酸化水素水の混合液について詳しく述べる。硫酸と過酸化水素水の混 合液はSPMとも呼ばれ、混合の際にできる酸化力の強いカロー酸と生成時に発生する高い 熱(135℃)を利用して基板表面の有機物をCO₂にして大気中に放出する。

$$\begin{aligned} H_2 SO_4 + H_2 O_2 &\rightarrow H_2 SO_5 + H_2 O \\ 2H_2 SO_5 + C &\rightarrow H_2 SO_4 + CO_2 \end{aligned}$$

$$(3.1)$$

通称、ピラニア液と呼ばれており金属不純物に対しても有効である。ピラニア液の強力な 酸化力はSiに対しても有効なので処理後に希フッ酸にディッピングするとSi酸化膜ととも にコンタミ物質が除去される。我々はこれを2回繰り返している。

基板表面内部にも有機物や金属不純物の汚染が考えられる。そこで硝酸とフッ酸をも ちいて表面を薄く削り、汚染を取り除いている。また硝酸とフッ酸のエッチングプロセス は等方性を示すので基板表面は平坦になっていく。しかしある程度回数(5~7回)をやら ないと効果が薄いと思われる。また、硝酸とフッ酸の混合液を用いることもできる。比率 的に硝酸が多い場合は、等方性のエッチング特性を示す。比率はHNO3:HF=200:1とすれ ば、エッチング特性は等方性でまた、極端なレートにならなくてコントロールがしやすい。 エッチングは液温、液の供給率等に律速されるので、室温に注意し、不均一な攪拌はしな い方がよい。

最後にパッシベーション膜として酸化膜を基板表面につける。これにはいろいろな方 法が存在するがいわゆるRCA法とといわれる洗浄法の塩酸と過酸化水素水と水の混合液

(HPM あるいはSC-2と呼ばれる)を用いて酸化膜を薄く生成している。アンモニアと過酸 化水素水と水の混合液(APM あるいはSC-2と呼ばれる)でも良いが、この液はパーティク ル除去効果が高いものの処理中に基板表面に金属不純物を吸着しやすく、表面にマイクロ ラフネスを生じるため用いなかった(しかしアンモニア濃度を下げることによって改善され ることがわかっている)。

本来この洗浄の後、酸化膜の除去が必要であるがMBE装置の成長室内で熱的に解離 させて取り除いている。混合液の混合の比率であるが、その研究者によりまちまちである が我々は

$$HCl: H_2O_2: H_2O = 1:1:6$$
(3.2)

程度としている。

すべての洗浄が終了後、基板表面の水分をイソプロピルアルコール (IPA) によって置換し、MBE装置の交換室へ導入している。簡単な工程図を図 3-4 に示す。

3.1.4 Si清浄表面

交換室へ導入した試料は超高真空中で、表面の薄い酸化膜を除去する。この酸化膜の 除去プロセスはSiO₂がSiOの形を取ったときに、蒸気圧があがって比較的低温で蒸発して しまうことを利用している。しかしながら、SiOはSi基板とSiO₂の界面にのみ存在するた め、酸化膜が厚いとSiOとして表面に出てこられないのでこのプロセスは使えない。よっ てSi表面につける酸化膜は薄い多孔質のものが望ましいと思われる。蒸発に必要な温度は、 酸素分圧と基板温度の関数となっているので酸素分圧が十分に低ければ、比較的低温で除 去が可能である。酸素分圧と基板温度をパラメーターとしたときのSi表面における反応の 様子を表したグラフを図3-5に示す。これをみればわかるとおり、酸素分圧が10⁻⁹Torr以 下だと 600℃程度の基板温度でも酸化膜除去が可能である。不幸にも酸化膜を厚くつけて しまった場合は、0.1Å/s以下程度のSiレートでSiビームを照射して表面からSiOを蒸発さ せるとよい。

通常、この処理は数分~十数分間行い、明瞭な2×1再構成が現れたときが清浄面が出 たと判断している。ところがこの方法はあくまで目測なので確実な方法として、鏡面反射 点のRHHED強度をモニターするとよい。酸化膜がある時のRHEEDパターンは下地のSi の弱い1×1構造を示している。酸化膜が蒸発していくうちに鏡面反射点の強度は強くなっ てゆき、その後表面上のSiの抜けが原因と思われる強度の極端な減少がみられる。この頃
3.1. 試料の作製方法の概要

に RHEDDパターンがもっとも明瞭に観察される為、清浄面が出ていると判断できる。こ の方法を用いれば比較的再現性よく清浄面を得ることが可能である。また、Siビームを併 用している場合は清浄面がでたあと、Siの堆積によって、1monolayerの成長が終了した時 点で平坦性が回復するため強度は再び大きくなる。我々は真空度 10⁻⁹Torr 以下、基板温度 850℃で約15分間処理して清浄面を得ている。(図 3-6)

実際の試料の作製は、この時点から開始される。ここまでのプロセスは必要不可欠な 前作業である為、慎重に行っている。

3.1.5 電極の作製

作製した試料はホール効果で、電気的な評価を行っている。誤差の少ない測定を行うに は4端子すべてがオーミック性を示している必要がある。一般的にはn型SiにはAu-Sb、p 型SiにはAlが用いられる。理想的なオーミック特性は接触面で全く電位障壁がなく、キャ リアの再結合が時間0で行われる場合は接触抵抗のないものとなるが、実際にはショット キー接触となり厳密なオーミック接触は得られない。不純物濃度が低いとき(10¹⁶以下)で は電子は高いエネルギー状態の時に障壁を乗り越えることができる。しかし不純物濃度が 10¹⁹ぐらいになるとショットキー障壁が非常に薄くなり、トンネル効果で多数の電子が自由 に通過するようになる。この障壁が非常に薄くなると、印可電圧が変化しても電子のトン ネル確率はあまり影響されないので、疑似オーミック接触と考えてよい。また接触界面で 合金化させることによって、ショットキー障壁を減少させている。通常は電極材料とSiの 共晶温度よりも低い温度で行い、Auの場合は300℃前後、Alの場合はSiの自然酸化膜を 分解するため、

$$3\mathrm{SiO}_2 + 4\mathrm{Al} \to 2\mathrm{Al}_2\mathrm{O}_3 + 3\mathrm{Si} \tag{3.3}$$

400℃程度以上必要である。しかしあまり共晶点に近い温度(500℃)にするとAlがSi中 へ拡散し、アクセプタとして働いてしまうため注意が必要である。また純度の高いものを 使用すると多量のSiがAl中にとけ込んで冷却の過程でSiが析出してしまう。またこれに より数ミクロンのスパイクが生じるのでAlが薄いデバイス層を突き抜けてしまう(アロイ スパイク)。このアロイスパイクの大きさと形状は、電極の面積、膜厚、熱処理温度と時間 などに対して依存性を持つ。これを防止するために少量のSi(0.5~1.5%)を添加したAlを 材料に用い、低い温度でシンターを行う。Auに関しても金属間化合物を作ってしまうとア ロイスパイクによって突き抜けが起こってしまうため、膜の密着強度が得られる温度程度

3.1. 試料の作製方法の概要

でアニール処理を行った方が良い。

オーミックコンタクトは電気的特性を評価する際に非常に重要になってくるので、非 線形成分のない電極材料、成膜条件、熱処理条件を探し出すことが大切である。つぎにAu のコンタクト電極の作製法についてまとめてみる。

測定をされる側のSiは共有結合でしかも融点が1400℃程度と高い。しかしながらこの 高融点のSiが金属と接触すると簡単に、そして低温で反応してしまうということは電極作 製の際には重要なことである。図3-7と図3-8にそれぞれAlとAuのSiとの間の状態図を示 す。これをみるとSiとの合金は非常に低温でも作製されることを示している。

Si基板にAuを蒸着後、大気中で100℃で加熱をする。すると黄金色であったAuは10 分間ほどで茶褐色に変わってしまう。これは表面に約1000ÅのSiO2ができたために起こる 現象である。この不思議な現象はCaltechのHiraki[2]らが発見した。彼らはAu蒸着した試 料を空気中に放置してドライブへいってしまった。ところが帰ってきてみると、そのAu膜 はくすんでしまっていたことから、RBSで調査することにした。すると、Au膜中に共有 結合の強いボンドをきってSiが拡散していることがわかった。ここで注目に値するのは室 温程度の温度でSiがAu中へ大量に供給されていることである。ここで得られる1000Å程 度の酸化膜を熱酸化によって得ようとしても、高い温度と時間が必要である。これらの理 由でAu膜の熱処理には不活性な雰囲気が必要である。ただし、Siは拡散によって表面に現 れる為、膜の色は赤茶色に変化すると思われる。また熱処理に必要な温度は、Au膜の密着 という点にだけ、注目して150℃程度の温度で十分であろう。この低温反応はエネルギー ギャップEgが2.5eVより小さい場合に観察されることからGaAs等の半導体にもこのメカ ニズムは重要である。

我々は以上のことを踏まえてn型ヘコンタクトをとる場合は、Au-Sb合金、あるいは Au/Sb層を作製後、共晶点以下の300℃で熱処理を施している。また処理雰囲気は、乾燥 窒素を導入して大気と置換された状態の密閉ケース内で行っている。蒸着は約~10⁻⁵Torr の真空度中でおこない、Au-Sbはフィラメントに直接乗せて加熱する。Au/Sbマルチレイ ヤーに関しては、タングステンボート上に粉末のSbとAu線を乗せ、蒸気圧の差を利用し ながら順に蒸着するように印可電流をコントロールする。

試料の評価は、X線回折、ラマン散乱分光法、X線光電子分光法(XPS)、断面透過電 子顕微鏡(TEM)、フォトルミネッセンス(PL)、X線光電子分光法(XPS)、ホール効果、磁 気抵抗効果でおこなった。

• X線回折

X線回折はCu-K α 源を使用し、主に結晶構造の評価に用いた。装置は、RIGAKU RINT-1000で、 $\theta - 2\theta$ 法で測定している。超格子の場合は、低角度側に周期構造に起 因するピークが確認されることを利用してその界面性を評価した。また混晶成長した 場合は、そのピークから残留歪みや格子定数を導くのに使用した。

• ラマン散乱分光法

ラマン散乱分光法は、C.V.Ramanが1928年にK.S.Krishamと共に発見した光の波 長変化を伴う散乱現象を利用した評価方法である。我々は、ラマン散乱を用いて試 料の歪みや超格子構造におけるゾーン折り返し効果を観察した。装置は、励起光に 5145Åの波長のアルゴンレーザーを200mWの出力で使用し、試料から散乱された光 をダブルモノクロメーター(日本分光 CT-80D)に導入してからサイドオンタイプの 光電子増倍管で受光し増幅する。それをフォトンカウンターで読みとっている。超格 子構造においては、積層方向の長周期性の為にミニ・ブリルアンゾーンが形成され、 音響フォノンの折り返しが起こる。この音響フォノンの折り返しは構造に敏感である ので、ラマン散乱を超格子の構造評価に用いることができる。また、各ボンドに対す る信号強度から超格子界面の評価も行っている。

• 断面透過型電子顕微鏡

断面透過型電子顕微鏡では試料の格子像を観察して、界面や転位の評価に用いている。装置は金属工学科の日本分光EM-002Bで加速電圧は約5kVで観察している。

• X 線光電子分光法 (XPS)

X線光電子分光法(XPS)ではSiGe混晶膜の組成の定量解析を行った。ここで得られ た組成比と、X線回折で得られた組成比を比較する事によって膜内内の残留歪みを 計算している。装置は島津AIX-1000で、励起源はMgで積分半球にて検知している。 この装置にはミニコンが接続されており、これを用いれば組成比などの定量分析も可

能となっている。

• フォトルミネッセンス(PL)

フォトルミネッセンスは界面の転位の評価に用いた。フォトルミネッセンス法はレー ザーなどのバンドギャップEg以上のエネルギーを持つ励起光を試料に照射し、価電 子帯や不純物準位に束縛されたキャリアを励起、再結合したときに過剰なエネルギー によって発生する光を分光器など検知して半導体の情報を得る方法である。その情報 の主なものはバンドギャップや不純物準位、結晶欠陥である。フォトルミネッセンス の評価領域は励起光の侵入長にもよるが一般的に表面近傍であるので試料の表面状態 には十分注意する必要がある。特にSiの場合は自然酸化膜による劣化の影響がある ので注意が必要である。特に量子井戸の場合は表面状態の影響を大きく受けるので、 測定前に自然酸化膜を除去し表面を水素で終端しておくことが望ましい。また、格子 振動の影響を避けるために、液体窒素温度(77K)や液体へリウム温度(4K)が測定に 用いられ、熱振動を抑制しスペクトルの分解能をあげている。用いた装置はクライオ スタットによってへリウム温度まで冷却し、5145Åのアルゴンレーザーの励起原を使 用している。試料を反射した光はモノクロメーターを通してGe検出器に入り、その 信号をロックインアンプで増幅しコンピューターで処理している。

• ホール効果

ホール効果では、半導体で重要なパラメーターである抵抗率やキャリア密度、移動度 を評価する方法である。これらのパラメーターは通常以下の方法で求められる。

- 四探針法(抵抗率)

- van der Pauw法(抵抗率、キャリア密度、移動度)

- C-V法(キャリア密度)

ここで四探針法[3]と van der Pauw法[4] は本質的には同じと考えて良い。本研究で はホール効果を van der Pauw法によって評価した。この評価法は本研究の最終目的 の評価手段であるので詳しく述べる。

van der Pauw法はエピタキシャル層の様な薄膜の評価に適している。この方法から はその薄膜の導電型、キャリア密度、移動度が明らかになる。そのため基板と薄膜の 伝導型が同じだと、測定に用いる電流が基板側にもリークし、パスが二つ存在するよ

うになるため測定に誤差が生じるようになる。ここで van der Pauw 法における装置 や試料上の注意などを考えてみる。

測定に用いる電圧系の入力インピーダンスは、十分大きくなくてはならない。通常、 デジタルマルチメーター等はMの以上あるので問題ない。一方、電流源には負荷に よる電圧変動があっても出力電流に影響がでないように出力インピーダンスの大き な定電流源を用いる。また試料が加熱しないようにあまり大きな電流は流さないよ うにする。そのため電界は1V/cm以下にするのが望ましい。また電流端子にあまり 大きな電流を印可すると注入された少数キャリアがドリフトしてホール電圧を低く してしまう。また、前述のように測定対象と基板が同じ伝導型であってはいけない。 また、異なる伝導型を組み合わせてpn接合などを形成しても基板への漏れ電流が十 分小さいことを確認せねばならない。特に、基板へのキャリアの注入を防ぐために端 子間電圧はあまり大きくしてはいけない。試料の形状は端子間電圧が不均衡になら ないようになるべく対称性の良い形状にし、図3-9に示すようなクローバー型、ムカ デ型や正方形の形状が望ましい。電極はオーミックで試料端部になるべく小さく形 成するのが良い。当然、4端子間の抵抗値のばらつきは最小限であることを確認し、 電極と基板のアイソレーションの確認も必要である。また光によってもキャリアの注 入が行われるのでアルミ等で遮光すると良い。

測定は図3-10のような回路を作製して行う。Hall効果については多くの文献や参考 書に記述されているのでここでは簡単に実用単位系への計算過程を中心に示す。

x方向に電流密度 j_x を流し、z方向に一様な磁界 B_z を印可する。このとき試料中を流 れる電子はローレンツ力によってy方向へ曲げられ、電場 E_y を生じる。この電場 E_y の大きさは電流密度 J_x と磁力 B_z に比例する。

$$E_y = RB_z j_x \tag{3.4}$$

この式の右辺の係数Rをホール係数とよんでいる。

このホール係数Rは

$$R = \frac{E_y}{j_x B_z} = \frac{1}{qnc} \tag{3.5}$$

で与えられる。この式からわかることはこのホール係数の符号によってキャリアの Typeが判別でき、しかもその大きさはキャリアの濃度nに反比例することである。 ここで実用単位系での測定値の計算を行ってみる。

試料に印可する電流をI、磁場をB、ホール電圧をVとする。ここで試料の大きさを 仮に厚さd、xy方向の長さをXYとおく。ホール係数Rの単位を cm^3/C とおけば、

$$R(cm^{3}/C) = \frac{1}{n(cm^{-3}) \times q(C)} = \frac{c^{2}}{10} \frac{1}{n(cm^{-3})q(e.s.u.)c} = 9 \times 10^{19} R(\text{gauss} \ \text{\#}\ \text{\acute{td}})$$
(3.6)

と書ける。また

$$Y(cm) \times E_y(V/cm) = V/300(\text{gauss} \ \texttt{\mu}\ \texttt{\acute{tot}})$$

$$Y(cm) \times Z(cm) \times j_x(A/cm^2) = I \times 3 \times 10^9(\text{gauss} \ \texttt{\mu}\ \texttt{\acute{tot}})$$
(3.7)

とおけるから

$$R = \frac{E_y}{j_x B_z} = \frac{V(volt) \times d(cm)}{I(A) \times B \times 9 \times 10^{11}} (\text{gauss} \ \texttt{\underline{\#}}\ \texttt{\underline{(3.8)}}$$

が得られる。これに前述の式を代入すると

$$R(cm^{3}/C) = 10^{8} \frac{V(volt)d(cm)}{B(gauss)I(ampere)}$$
(3.9)

という式が与えられる。

ここからキャリア密度 nを求めるには、ホール係数 Rの逆数に電荷の逆数をかけてや ればよいから

$$n(cm^{-3}) = \frac{1}{Re} = \frac{1}{1.602 \times 10^{-19} \times R} = 6.24 \times 10^{18} \frac{1}{R(cm^3/C)}$$
(3.10)

となる。我々が作製した2次元性を示す試料の場合、上記の計算はそのままは当ては めることはできない。しかし、測定対象が確実に2次元性を示している場合は、上記 の式から厚みdを省略したもので求めることができる。シート状に分布した電子、正 孔は

で表される。ここでR_{AB,CD}、R_{BC,AD}はAB、BC間に電流を流したときのCD、AD 間で測定される電圧から求めた抵抗値で、fは補正係数である。

• 磁気抵抗効果

我々は磁気抵抗効果についても評価を行った。磁気抵抗効果は半導体に磁界を作用さ せると電気抵抗が変化する現象である。これには縦磁気効果と横磁気抵抗効果が存在 する。通常は横磁気抵抗効果が著しく観察され、縦磁気効果は観察されない。

横磁気抵抗効果は、キャリアが磁界によって移動行程が長くなることと、格子原子の との衝突が増加するために電気抵抗が増える現象である。ある速度で*x*方向にドリフ トしている電子は、*z*方向に印可した磁界によるローレンツ力をうけて*y*方向の速度 成分を持つようになる。この時、電子はある角周波数ω_cをもって円運動をする。これ をサイクロトロン運動と言い、角周波数ω_cは

$$\omega_c = eB_z/m^* \tag{3.12}$$

で表される。ここでeは、電子の電荷量、 B_z はx方向の磁束密度、 m^* は電子の有効質量である。このような状態での半導体の抵抗率 ρ は

$$\rho = [1 + (\omega_c \tau)^2] / q n \mu \tag{3.13}$$

で表される。ここで τ は電子の衝突時間、qは電子の電荷、nはキャリア密度、 μ は移動度である。磁界がないときの抵抗率 ρ_0 は

$$\rho_0 = 1/qn\mu \tag{3.14}$$

であるから、横磁界に対して抵抗は $(\omega_c \tau)^2/qn\mu$ だけ増加する。よって横磁気抵抗 $\Delta \rho/\rho_0$ は

$$\Delta \rho / \rho_0 = (\omega_c \tau)^2 = \left(\frac{qB_z}{m^*}\right)^2 \tau^2 = \mu^2 B_z^2$$
(3.15)

となるから磁気抵抗は磁束密度と移動度の積の2乗に比例することがわかる。このこ とから高移動度が得られる試料ができれば小さな磁束密度でも横磁気抵抗効果が観 測される。

ここで電流方向に対して垂直な方向に磁界の印可方向を回転させてみる。このとき、 磁気抵抗の磁場方向への依存性は等エネルギー面の有効質量の異方性に左右される。 Siの場合、<001>方向に細長い楕円体の等エネルギー面となる。もし、ここで等エ ネルギー面が球対称の場合、回転をさせても磁気抵抗は一定である。しかしながら実 際の等エネルギー面は楕円体であるため、磁気抵抗は<001>方向に印可したときに

最大になる。電流通路が3次元的であるときは以上の通りであるが、平面に閉じこめ られた2次元的な構造の場合これは当てはまらない。2次元電子ガスは、電子のz 軸方向の自由度はないので、2次元電子面に対して垂直に磁界を印可すると、電子 は面内でサイクロトロン運動を行い、磁気抵抗が観測されるが、2次元電子面に対 して90度傾けた方向から磁界をかけても電子の運動は障壁によって制限を受けるの で、磁気抵抗は非常に小さい。

試料はホールバーを形成し、その磁気抵抗の角度依存性をとった。試料の作製手順は 以下の通りである。

1. 試料にAu-Sb 電極を作製する。

- 2. フォトレジストを約2µmの厚さで形成する。
- 3. プリベーク
- 4. Au 電極にあわせてホールバーのパターンを露光する。
- 5. 現像
- 6. ポストベーク (140℃)
- 7. 200:1=HNO3:HF液でエッチングを行う。
- 8. レジストの剥離。

試料のサイズは約5mm、ホールバーのデザインは図5-1(b)に示す通りである。

使用する磁気回路は、永久磁石 (NEOMAX-43) で約3500Gaussの中心磁界強度を持つ。設計は住友特殊金属(株)マグネット設計室に依頼した。磁場均一性は中心10mm³ で±1%である。磁石の設計図を図3-11に示す。これを我々が設計した専用の台にの せることにより、磁場のOn、Offや極の回転ができるようになっている。

以上が本研究で使用した試料の評価方法である。





方	大	特	徴	略図
在来	形乱流 式	従来の空調で行われ は変わらない。ただ、 のと、最終フィルタに (1) 気流が乱れるため 排出することが困 (2) 汚染濃度 クラ	ている送風分布系と本質的に フィルタが多段に使用される HEPA フィルタが使用される。 めに、塵埃を効果的に室外に 難である。 ス3,000~300,000程度	HEPA フィルタ 多孔板吹出山 クリーンルーム タクト
層流	t方式	 室内気流を層流にした 散を防ぎ、その排出を ●垂直層流方式クリー 吹出気流が天井面か 取り扱われる全製品に または個々のクリーン に行う方式 (1) 最も高い清浄度 (2) 所要設備容量が ○木平層流方式クリー 気流が一方の壁面か 流れる方式 (1) 上流での発塵の (2) 吹出口付近 ク 吸込口付近 ク 	 て、室内で発生した塵埃の拡 速やかに行う方式である。 ンルーム ら床面へ向かうものをいう。 同一の清浄度が要求されたり、 ペンチでは取り扱えない場合 が得られる。 最も大きい。 シルーム ら、他方の壁か天井の一部に 影響を受ける。 ラス 1,000~100,000 	y y y y y y y y y y
併,	用方式	在来形乱流方式のク ーンベンチを置く方式 ともクラス 100,000ま (1) クリーンベンチ クリーンルームよ (2) クリーンベンチ 環濾過により,室 れるはずである.	リーンルームに、層流のクリ 、クリーンベンチは、少なく での室で併用される、 の台数によっては、層流方式 り高価につく場合もある。 の設置台数によっては、再循 内の塵埃濃度は相当に清浄さ	HEPA 7429 711-2-2-5 711-2-2-5 711-2-2-5 711-2-2-7 77-2-7-2-7-2-7-2-7-2-7-2-7-2-7-2-

表 基本的なクリーンルーム方式;実用空調技術便覧編:実用空調技術便覧,オーム社:p.789

図3-3 代表的なクリーンルームの方式

実用空調技術便覧偏、実用空調技術便覧、オーム社: p789



(a)準備するもの

図3-4 基板洗浄工程

(a)用意するもの (b)洗浄工程

$2H_2SO_4 + H_2O_2$



有機物の除去

boiled HNO₃



酸化

 $HCl+H_2O_2+H_2O$



乾燥をして成長室へ

(b)洗浄工程

5% Dilute HF



酸化膜の除去

5% Dilute HF



酸化膜の除去

boiled IPA



水の置換













図3-8 Au-Siの状態図



図3-9 試料形状



図3-10ホール効果測定回路



[参考文献]

[1]W.Kern and D.A.Puotinen:RCA REV.31,187[2]A.Hiraki et al.:Appl.Phys.Lett.,18(1971)178

第4章

Si(001) 基板上での Si/Ge短周期超格子の 作製と評価

Si/Ge超格子構造は間接遷移型であるSi材料をブリルアンゾーンの折り返し(zonefolding)によって直接遷移型にする事で発光素子などの様々な応用範囲を広げる技術とし て注目された。Siの伝導帯の底はX近傍のΔ点にあるが、超格子構造によりブリルアンゾー ンの折り返しが起こると直接遷移型になるといわれている。超格子作製の際の問題は格子 不整合に由来する臨界膜厚とそれに伴う熱安定性、界面の急峻性である。前者に関しては 超格子で扱われる各材料のそれぞれの膜厚は数原子層程度と薄く、熱的に安定であるとこ ろの臨界膜厚を越えなければ問題とはならない。しかし後者に関してはGe上にSiを成長 させようとするとGeがSi上に現れるという界面ぽけを起こす。この原因として考えられ るのは

4.1. 試料の作製方法

1. 熱拡散

2. Geのアイランド化

3. Geの表面偏析

の3つである。1.はその界面ぼけはGe上のSiで顕著であり、等方的に拡散する熱拡散で はあり得ない現象である。Geのアイランド成長の臨界膜厚は6原子層でまた表面が3次元 化し始める膜厚は3原子層程度である。ところがSi/Ge超格子構造においてはそれ以下の 膜厚でも界面ぼけがみられるため、2.でも説明できない。従ってGeの表面偏析現象によっ て界面ぼけが起こっていると思われる。この表面偏析現象は超格子構造にとって大切な界 面の急峻性に大きな影響を与える。我々は、基板温度を変化させてSi/Ge短周期超格子構 造を作製し、Geの偏析現象を調査した[1][2]。

4.1 試料の作製方法

基板温度は300、350、400、500℃を選び、RHEED強度振動によってSi/Geの層数と 被覆率の制御を行った。RHEED 強度振動の様子を表したのが図 4-1 である。まず表面が 平坦なときは、鏡面反射ビームは最大となるが成長が進むにつれ、表面が荒れ反射率が下 がってくる。しかし再び被覆率があがってくると強度は上昇していき、第1層の成長が終 了して再び平坦性が回復すると鏡面反射ビームは最大となる。なお、この散乱のモデルは 入射方向、Si基板の表面構造によって異なってくる(図4-2)。図4-3は実際に我々がSi基 板上にSi及び、Geを成長させてRHEED強度振動をモニターしたものである。Siを成長さ せた場合は、振動の振幅が小さくなるもののかなりの長い時間振動が観察され、時には肉 眼でもその強度の変化が確認できる位である。逆にGeを成長させると、最初の1、2層 は、はっきりと観察できるが、3層目からは、表面の平坦性が悪化してくるので、全体の 強度の落ち込みが大きくなり、臨界膜厚である6層を越えると、振動は終了し、RHEED パターンは3次元パターンを示す。また、RHEED 振動は基板温度に大きく依存する。基 板温度が高いと、基板表面に付着した原子の表面拡散が大きくなるために大きなテラスが 表面に形成され、振動が観察されにくい。逆に基板温度が低いと表面拡散が小さくなるた めに3次元成長しやすくなって振動は持続しにくい。ここで適当な温度を選ぶことによっ て核形成とステップ成長がバランスよくなり振動は持続しやすくなる。我々の経験でSi/Si のホモ成長の際は、基板温度400℃程度を選択すると振動が持続することがわかっている。

4.3. X線回折

図 4-4 に基板温度 350℃ における RHEED 強度振動を示す。作製した超格子は (Si₁₂/Ge₄)_N 超格子で、N=8まで繰り返し成長した。N=8以上では振動が確認できなくなった。最初は Si,Ge 共に非常に大きな振幅を持つ振動が観察されるが、繰り返す数が増えるとともに小さ くなっていく。この振動による制御が精密に行われるならば、多くの繰り返しも可能である が、実際は RHEED のモニターとシャッターの開閉にはタイムラグが存在するため、完全 にコントロールする事は困難である。また、Geを3原子層以上積層すると表面にファセッ ト構造が形成されるのでさらに成長の継続を困難にしている。

4.2 断面TEM

GeのSi内部への偏析を確認するために、試料の断面TEMによる評価を行った。各試 料のTEM写真を図4-5(a)~(c)に示す。なお基板温度500℃の試料の評価は行っていない。 基板温度300℃(図4-5(a))においてはSi/Ge界面は非常にシャープで、Ge/Si界面におい てもあまりほけがみられないため、Ge層がはっきりと識別できるが、組成制御性が悪くSi とGeの膜厚にややばらつきがある。また、350℃成長のものも、Si/Ge界面にやや偏析が みられるが、SiとGeの層がはっきりと確認でき、等間隔にGe層が分布しており、よく制 御され成長が行われていることがわかる。ところが基板温度が高くなるにつれてSi/Ge界 面ぼけが現れ、その幅も一定になっていない。また、400℃ではGe/Si界面も下のGeの偏 析の影響で急峻性は失われており、その傾向は表面に向かうほど強くなる。また、Si層内 にもGeによるコントラストが確認され、超格子構造はかなり壊れて、歪みの様子も変わっ ている。

4.3 X線回折

X線回折からも偏析の度合いを評価してみる。超格子を作製すると超格子周期に起因 するピークがサテライトピークと共に低角度に現れる。我々の試料について、X線回折を とったデータが図4-6(a)~(c)に示してある。このときのピーク位置の理論計算に基づく位 置は以下の式で表される。

超格子周期に起因するピーク位置は、ブラッグ反射の式のdに $Si_mGe_n(m=12,n=4)$ の 超格子周期 d_{sl} を代入する事で求められる。 d_{sl} は

$$d = d_{Si}m/4 + d_{Ge}n/4 = 22.12\text{\AA}$$
(4.1)

4.3. X線回折

ここで d_{Si} =5.43Å, d_{Ge} =5.62×f=5.83Åで、f=1.03はGeの成長方向へのポアソン比である。

これより求められる Si₁₂Ge₄の周期構造に起因するピーク位置の理論値は、2 θ =3.99、7.99、11.99°である。超格子周期に起因するピーク(低角度)と理論値について表 4-1 にまとめた

Tsub	first order	second order	third order
300℃	3.60	8.25	-
350℃	4.16	8.33	12.33
400℃	4.13	8.06	-
calculated	3.99	7.99	11.99

表4-1 超格子周期による低角度側のピーク位置

また、(004) メインピークにも超格子によるサテライトピークが観察される。このピーク位 置は動力学的(kinematical)散乱理論に基づくコンピュータシュミレーションによって求 めた。我々が計算した Sim Gen 超格子の F(00*l*)の大きさ [3] は

 $F(00l) = [F_{si} \sum \exp[2\pi i l(s + \frac{1}{4} \frac{d_{si}}{d_{su}}]]$

(4.2)

 $+F_{Ge}\exp[2\pi i n' d_{si} d_{av}] \times \sum \exp[2\pi i l(s+\frac{1}{4}\frac{d_{Ge}}{d_{av}})] \times \sum \exp[2\pi i l(n'+m')s]$

で求められる。ここで、 $F_{Si} \ge F_{Ge}$ は、Si と Geの 1monolayerの散乱強度の (00*l*) componet で、m'=m/4、n'=n/4、 d_{av} =(m' d_{Si} +n' d_{Ge})/(m'+n') である。これより求めた Si₁₂Ge₄超 格子の (004) サテライトの*l*次のピーク位置と実際に観察された位置を表4-2 にまとめた。

表4-2 (004)サテライトの1次ピーク位置

Tsub	first order	second order	third order	forth order
	68.29	63.44	58.36	
350℃	68.33	63.19	58.51	53.67
400℃	68.28	63.45	58.75	
calculated	67.71	62.97	58.35	53.97

これらの結果をみるとほぼ理論値と実際の値が一致している。また、断面 TEM の結果と比較してみると基板温度 300℃のものについてはほぼ理論値に一致しているが、TEM の写真からもわかる様に、あまり層制御がうまくいっていないため高次のサテライトは観察されなかった。基板温度 350℃の試料に関しては、断面 TEM の結果と一致して、等間隔に強い超格子のピークとそのサテライトピークが確認できる。低角度側の20=4.16、8.33、12.33°

4.4. ラマン散乱

のピークはそれぞれ超格子周期の1次から3次の反射に対応している。サテライトピーク 強度は他の試料に比べ強く、層制御性もよく、また界面の急峻性がまだ保たれていること も示唆している。逆に、400℃成長のものは、複数の不規則なピークがみられ、界面のラ フネスを象徴しているものと考えられる。

以上の結果から400℃での偏析がもっとも強く現れ超格子構造に向いていないが、それより低温で成長を行うことによってある程度の界面の急峻性が得られることがわかった。

4.4 ラマン散乱

図4-7はそれぞれの試料のラマン散乱の結果である。Si/Ge超格子でラマン散乱によっ て観察されるピークは3つある。それらは300、410-420、520cm⁻¹付近に現れ、それぞれ Si-Si、Si-Ge、Ge-Geボンドに対応する。界面が急峻な超格子においては、低波数側に音響 フォノンの折り返しによるピークが観察される。また、界面の乱れが小さいほど高次の折 り返しモードのラマン強度が強くなる。また界面が乱れるようなミキシングが起これば、 Ge-Geモードに対して相対的にSi-Geモードの強度が強くなる。これらの点でラマン散乱 の結果を考察して見る。

まず、音響フォノン散乱に関して理想的な界面が作製されているものとして理論的計 算を行ってみる。界面が急峻な超格子の音響モードのピークは以下の式で与えられる。

$$\omega_m = \langle v \rangle (qm \mp q) \tag{4.3}$$

ここで<v>は超格子内での平均の音速、<v>=7089m/s、qm=2 π /t(m=1,2,3,)、tは超格子の膜厚、q=4 $\pi\eta$ / λ (1-1/4 η ²)、 η はSiの屈折率、 λ は、レーザーの波長である。ここでq=0の時のピーク位置を求めると、

$$\omega_m = \langle v \rangle qm = 2\pi m \langle v \rangle /t \tag{4.4}$$

となる。これより折り返しモードの波数を求めると106、212cm⁻¹の位置(図中↓)にピーク が現れる。我々の作製した試料においては、300、350℃の試料ででこのモードが観察され た。300℃の試料では極弱いピークしか確認できなかったものの350℃の試料では108cm⁻¹ 付近にはっきりと確認できた。これはゾーン折り返し効果が起こっているものと思われ、 界面の急峻性もよいことを物語っている。一方、400℃で作製した試料は、低波数にピー クは観測されず界面が乱れていることがわかる。また、この超格子ではGeは弾性的に歪み

4.5. まとめ

を受けている。この量をGe-Geモードのシフト量から求めてみる。そのシフト量をδωとお けば、

$$\delta_{\omega} = \frac{p}{2\omega_0}\epsilon + \frac{q}{2\omega_0}(\epsilon_{xx} + \epsilon yy) \tag{4.5}$$

とおける [4][5][6]。ここで ω_0 はGeのバルクの波数 (300.6cm⁻¹)で p、qは現象論的パラ メーターである。弾性論的にGeをSiに対してシュードモロフィック成長させた場合のz軸 方向への伸び ϵ_z は、

$$\epsilon_z = \alpha \epsilon \tag{4.6}$$

とあらわされ、 α はポアソン比で0.75とおけば ϵ_z は3.2%となる。これらから完全に歪んだ Geは315cm⁻¹付近にピークが現れる。しかし、界面が乱れて歪みの様子が変わるとその ピーク位置はバルク Geのピーク位置の方へシフトすると考えられる。ここで表4-3に各試 料の Ge-Ge モードのピーク位置を示す。

表 4-3 各試料の Ge-Ge モードのピーク位置 (cm⁻¹)

Mode	300°C	350°C	400°C	500°C
Ge-Ge	301	301	298	301

この表ではすべて約300cm⁻¹付近にピークが現れている。これは閉込め効果によるマイナ ス側へのシフト [7] と歪みによるシフト量がほぼ同じ値になったため、ほぼバルクと同じ位 置にピークが観察されたものと推測される。

図4-8は、Ge-GeとSi-Geの格子振動モードの強度比を各基板温度でプロットしたもの である。Si中にGeが析出してくるとSi-Ge bondが増加し、強度比は小さくなっていくこ とから、基板温度400℃ぐらいで表面偏析のピークが存在することがわかる。しかしなが ら500℃ぐらいまで基板温度を上昇させるとその偏析の度合いは低温で成長したものに匹 敵することがわかる。日立の中川ら[8]も同様な報告をしており、その結果と対応している。 また基板温度を低温にすると偏析現象はある程度押さえられるが、結晶性が悪化するため 実用的でない。よって500℃程度でSi/Ge超格子を作製する事が望ましいことがわかる。

4.5 まとめ

Si/Ge 超格子の界面急峻性を断面 TEM、X線回折、ラマン分光法にて評価した。これ らによって評価されたデータは相関性があり、その傾向は一致した。また、その界面の急峻 性は低温成長ほどよく基板温度400℃程度がもっとも悪い。しかしながらさらに温度を上げ て基板温度500℃ぐらいにすると再び低温成長同様に析出が押さえられることがわかった。

4.5. まとめ

以上より、Si/Ge単原子超格子の成長には基板温度が350℃以下か、500℃ぐらいが界 面の急峻性にとって好ましいことがわかった。

現在、様々な研究者たちによって、この表面偏析を完全に押さえるための方法が考え られている。

• 表面制御エピタキシー (SAG)

• 水素化物ガスソースの使用

表面制御エピタキシーとはサーファクタントと呼ばれるGeよりもさらに表面偏析の傾向が 強い原子(Sb、As、Ga、Bi等)を導入し、これらの原子がGeに代わって表面偏析する事 により急峻なSi/Ge界面を得る方法である[9][10]。このようにサーファクタントをGe上に 堆積させると表面はサーファクタント原子となりGeはsubsurface的存在となる。さらにこ の上にSiを堆積させるとGeはバルクと同じ状態と考えてよくなり、サーファクタントが Si上に偏析してもSi/Ge界面はバルク同様の高いポテンシャル障壁が存在するのでGeはSi 中にintermixingする事はない。しかし、この場合はサーファクタント原子の一部が成長膜 中に残留する欠点がある。

界面ぼけを防ぐもう一つの有力な方法は材料を固体ではなく、水素化物のガス(Si₂H₆、 GeH₄)を用いる方法[11]である。これらのガスは基板上で熱分解するとその大量に発生す る水素原子がGe表面を覆い、サーファクタントとして働く。ガスソースを使用することに よる優位性はほかにも、選択成長が可能、ソース交換の際の大気暴露が必要ない、高温で 成長を行うため結晶性がよい、水素原子がSi中のダングリングボンドをターミネートして 不活性化するため欠陥を減少させる等々である。

これらの方法が、現在の主流になりつつあり、特にSi、Ge系においては後者のガス ソース系が多く用いられるようになっている。





図4-2 Siの成長方式とRHEED振動の電子線入射方向依存性^[13] (a)Si基板上でのSiの成長様式 (b)そのときの電子線入射方向依存性







(b) Ge/Siヘテロ成長





図4-4 基板温度350℃ :Si/Ge超格子成長時のRHEED強度振動












図4-6(c) Si/Ge超格子400℃成長の X線回折パターン



図4-7 各試料のラマン散乱スペクトル



図4-8 図4-7のラマン散乱スペクトルにおけるGe-Geと Ge-Siモードの強度の比較

[参考文献]

[1]T.Tamagawa,T.Shintani,H.Ueba and C.Tatsuyama:Thin Solid Films,237 (1994) p282-290

[2] 玉川勤 新谷哲也 上羽弘 龍山智栄:電子通信情報学会、ED-91-80,65

[3]H. Terauchi, S. Sekimoto, K. Kamigaki, H. Sakashita, N. Sano, H. Kato and

M.Nakayama: J.Phys.Soc.Jpn.,54(1985)p4576

[4]E.Anatassakis, A.Pinczuk, E.Burstein, F.H.Pollak and M.Cardona: Solid

State Commum.,8(1970)133

[5]F.Cerderia, C.J.Buchenauer, F.H.Pollak and M.Cardona: Phys.Rev., B5

(1972)580

[6]G.P.Schwartz, M.S.Hybertsen, J.Bevk, R.G.Nuzzo, J.P.Mannaerts and

G.J.Gualtieri:Phys.Rev.,B38(1989)1235

[7]T.Tamagawa,T.Shintani,H.Ueba and C.Tatsuyama,K.Nakagawa and M.Miyao

:Thin Solid Films,237(1994)282

[8]K.Nakagawa and M.Miyao:J.Appl.Phys.,69(1991)3058

[9]M.Copel et al.:Phys.Rev.Lett.,59(1991)632

[10]P.C.Zalm et al:Appl.Phys.Lett.,55(1989)2520

[11]N.Ohtani et al:Ext.Abs.Int.Conf.on Solid State Devices and Materials

(Makuhari1993)249

[12] 坂本統徳、太田公広、中川格、河合直行、小島猛:応用物理 54 (1985)698

[13]T.Sakamoto, T.Kawamura, S.Nagao, G.Hashiguchi, K.Sakamoto and K.Kuniyoshi:J.Crryst.Growth., 81(1987)59



ヘテロ構造の持つ問題点は格子不整合に起因する結晶性の悪化である。Siをチャネル (活性層)とするSiGe/Si/SiGeチャネル構造を動作させるためには、Si基板上に高品質な SiGe層を作製する必要がある。我々は、その格子不整合を吸収する働きをするバッファー 層として、傾斜型Si/Ge短周期超格子を用いる方法を提案し、他のバッファー層と比較検 討した[1][2]。

5.1 試料の作製方法

我々は4つの種類のバッファー層と、バッファー層のない試料を作製し、その効果を 比較検討した。作製した試料は図5-1の通りで膜厚は全体で約500nmとし、評価はX線回 折、フォトルミネッセンス、断面 TEM によって行った。また基板温度は550℃、550℃+ 750℃ anealing、750℃の3つパラメータを選択した。

- 1. バッファー層なし(without buffer): Si_{0.7}Ge_{0.3}層(500nm)
- 2. 一段階バッファ層 (one step): Si_{0.7}Ge_{0.3}層 (200nm)/Si_{0.9}Ge_{0.1}層 (300nm)
- 2 段階バッファー層 (two step):Si_{0.7}Ge_{0.3}層 (200nm)/Si_{0.8}Ge_{0.2}層 (150nm)/Si_{0.9}Ge_{0.1} 層 (150nm)
- 4. 傾斜型超格子バッファ層 (graded Sls):Si_{0.7}Ge_{0.3}層 (300nm)/傾斜型 (Si/Ge) 超格子層 (200nm)

最上層のSi_{0.7}Ge_{0.3}層の臨界膜厚は60nm程度であるので十分に歪みを緩和するであ ろう条件となっている。また、超格子のみ前章での結果をふまえ、500℃で成長さ せた。

ちなみに (Sim/Gen)N傾斜型超格子バッファー層の構成を表 5-1 に示しておく。

表 5-1 傾斜型 Si/Ge 超格子バッファ層の構成

超格子は組成の小さいところから、各組み合わせごとにN=11回繰り返し、 段階的に組成を増加させ成長している。

組成比	Sim	Gen
0.077	12	1
0.09	10	1
0.1	9	1
0.133	13	2
0.153	11	2
0.181	9	2
0.2	8	2
0.222	7	3
0.23	10	3
0.25	9	3
0.273	8	3
0.3	7	3

また、ここで作製した試料を表5-2に示す。

5.2. X線回折

* Geがアイランド化し、超格子の成長ができなかった				
試料名	550°C	550°C+annneling	750°C	
A(Without b	uffer) o	0	0	
B(One step)	0	0	0	
C(Two step)	0	0	0	
D(Graded Sl	5) 0	0	× *	

表 5-2 作製した試料

5.2 X 線回折

基板温度 550℃ で成長させた試料の X線回折測定の結果を図5-2 に示す。各サンプル名 の A~D は、それぞれバッファー層なし、1 段階、2 段階、傾斜型超格子バッファ層を持 つ試料に対応している。Si 基板に由来するピークのほかに各々の試料構造に起因するピー クが確認できる。ここで最上層の Si0.7 Ge0.3層のピークと XPS によって求めた組成比から 腹中の残留歪みを求めた。X線回折において Si(001) 基板に由来する 2 θ =69.13 と 69.33°の 2 つピークと Si0.7 Ge0.3 層とバッファ層に由来するピークが観測される。(004) 回折ピーク においては K α_1 と K α_2 に対応するピークが現れ、低角度側の K α_1 によるピークを評価の 対象にしている。550℃で成長させた Si0.7 Ge0.3 層のピーク位置をみてみる。試料 A1 では 2 θ =68.15° (d_{XRD} =5.499Å), 試料 B1、C1 ではそれぞれ、2 θ =68.79 (d_{XRD} =5.513Å)、68.80° (d_{XRD} =5.508Å) にピークがみられ、それと Si(004) ピークとの間にバッファー層によるピー クが観測された。試料 D1 では 2 θ =68.17° (d_{XRD} =5.498Å) にピークが観測され、 \Box の範 囲で超格子に由来すると思われるブロードなピークが存在している。歪みのない SiGe 薄膜 においての格子定数 d_V はベガード則に従うとすれば、

$$d_{\rm V} = d_{\rm Si} + (d_{\rm Ge} - d_{\rm Si})x \tag{5.1}$$

で表される。ここで、 $d_{Si} = 5.4307$ Å and $d_{Ge} = 5.6579$ Å で、それぞれSiとGeの格子定数である。Ge組成は前もって、XPSによってGe-3dとSi-2pの比較を行うことによって求めた。Si_{0.7}Ge_{0.3}層が成長方向に対して残留歪み量 ϵ_{\perp} は、

$$\varepsilon_{\perp} = \frac{d_{\rm V} - d_{\rm XRD}}{d_{\rm V}},\tag{5.2}$$

で求められる。この式を使って550℃成長の各試料A1~D1の残留歪み量を求めると、ε_⊥=0.00、 -0.11、-0.16、-0.15となる。このマイナス符号はSi_{0.7}Ge_{0.3}層が成長方向に伸び、面内に圧 縮されていることを表している。以上の計算結果を表5-3に示す。

表 5-3 X線回折による試料内の残留歪み

ここで (a) は550℃成長、(b) は550℃+750℃ annealing、(c) は750℃成長 したものである。

Sample	x	$d_{\rm XPS}({\rm \AA})$	$d_{\rm XRD}({\rm \AA})$	ε_{\perp} (%)
A1	0.30	5.499	5.499	0.00
B1	0.32	5.503	5.513	-0.11
C1	0.30	5.499	5.508	-0.16
D1	0.26	5.490	5.498	-0.15
		(a)		
Sample	x	$d_{\rm XPS}({\rm \AA})$	$d_{\rm XRD}(\rm \AA)$	ε _⊥ (%)
A2	0.31	5.501	5.499	0.04
B2	0.33	5.506	5.506	0.00
C2	0.30	5.499	5.496	0.05
D2	0.29	5.497	5.495	0.04
		(b)	-	a -10.6-
Sample	x	$d_{\rm XPS}({ m \AA})$	$d_{\rm XRD}(\rm \AA)$	ε _⊥ (%)
A3	0.28	5.494	5.495	0.02
B3	0.32	5.503	5.505	-0.04
C3	0.31	5.501	5.499	0.04
er ar th		(c)	10126	120, 540

これらのデータをみると高温のアニール及び、高温で成長したものは残留ひずみがみ られない。ところが低温成長だと残留ひずみが残っており、しかもバッファー層のあるもの にそれは限られている。特に2段階にバッファー層を積んだものと超格子構造のものは歪み が多く残っている。このことはバッファー層上に成長したSi_{0.7}Ge_{0.3}層においては単純にSi 基板上での臨界膜厚が適応できないことを示している。Si(001)基板上におけるSi_{1-x}Ge_x 薄膜の臨界膜厚は、Peopleら[3]によると(図5-3)x=0.1、0.2,0.3の時、それぞれ1.0 μ m、 180、60nmであることから各試料のSi_{0.7}Ge_{0.3}層の膜厚はそれを大きく上回っている。これ は各試料に存在する界面での格子不整合が、実質小さくなるために転位によって効率よく 歪みの緩和ができず、臨界膜厚が大きくなっているものと推測される。

5.3 フォトルミネッセンス

フォトルミネッセンス法によって試料を評価した結果が図5-4である。

5.3. フォトルミネッセンス

Si_{1-x}Ge_x薄膜においてはそのGe 組成の増加につれ、エネルギーギャップEg は低エネ ルギー側にシフトしていく。だいたい x=0.85 あたりでその遷移状態がX バンドからL バン ドに変わるため直線的に小さくなる。J.Weber[4] らは SiGe のエネルギーギャップ Eg と組 成比の関係を求めた (図2-6参照)。ここで求められる Eg と、フォノンを介さない自由励 起子 (FE) のエネルギー値は同じであることから、この式を利用して Si_{0.7}Ge_{0.3}の FE のピー ク位置を計算すると、E=1.03eV となる。しかしこれは、バルク Si からのピークの一部と 同じ位置であるので分離が困難である。

Bulk Si においては 1.1eV 前後にエネルギーギャップに起因する FEスペクトルが現れ る。また N.A.Drozdov[5] らによると Si 基板に転位が発生するとそれに起因したスペクトル が現れることを報告している。液体ヘリウム温度において、Si 基板内に転位が存在すると D-line と呼ばれる 0.812、0.875、0.934と 1.00eV の 4 つのエネルギー位置にスペクトルが現 れ、非常に強い強度を示す。これらのスペクトルは低エネルギー側から D1、D2、D3、D4 と呼ばれている。さらに R.Sauer[6] らは新しいスペクトルとして D12 ラインと D5、D6 ラ インと定義している。D12は D1 と D2の間に存在し、0.844eV のエネルギー値をとる。こ の起源は、一軸性応力によるものとしている。また D5(0.953eV)、D6(1.012eV) はそれぞ れ TEM の結果などから直線転位や積層欠陥に由来するものとしている。

低温で成長した試料はバッファー層なしの試料をのぞいていわゆる D-line が強く現れて いる。また D1 と D2 の間には残留歪みに起因すると思われる D12 もみられる。バッファー 層のない試料は D-line がかなり小さくなっており、格子不整合による歪みのエネルギーが 主に SiGe 層に解放されていることがわかる。反対にその他の試料は SiGe 層ですべての歪 みが解放されず、収容された形となっているのでそれによって Si 基板 (SiGe/Si 界面近傍) にも応力が及んでいるものと考えられる。また成長プロセスがある界面までが臨界膜厚以 内で、それ以降の成長過程で歪みのエネルギーを解放する形となっているため、その時の 応力によって Si 基板側界面にもいくらかの転位がみられる。しかしながら 550℃の成長に 続いて高温の熱処理を行ったり、高温で成長を行うと歪みに起因した D-line は消滅する。 また超格子をバッファー層として用いているものに関しては基板界面での再結晶化によっ て結晶性が改善されているためか、D-line は非常に弱くなっている。

5.4. 透過型電子顕微鏡

5.4 透過型電子顕微鏡

断面 TEM を用いて試料の断面構造を観察、評価した。これにより基板側から表面へ 導入される貫通転位の様子を観察し、バッファー層の効果を視覚的に比較する事ができる。

図 5-5(a)~(d) はいくつかの試料の TEM 写真である。TEM 観察ができなかった試料は 省いてある。バッファー層のない試料 (図 5-5(a)) は主に SiGe層中に多くの転位が観察され た。しかしながら Si 基板中にはほとんど存在していない。これは SiGe層が臨界膜厚に達し て効率よく歪みを転位の導入によって解放していることを示しており、X 線回折の結果と 一致している。その他のバッファー層のある試料についても考察してみる。

図 5-5(b) は、One step バッファー層を持つ試料の TEM 写真である。まず、低温で成 長した試料について考察する。転位は試料全体に観察されるが、その数はバッファー層のな い試料に比べ明らかに少ない。また歪みに起因するコントラスト、表面のうねりが観察さ れる。また基板側にも転位がいくつか観察された。これらの結果から X 線回折の結果同様 に歪みが残留していることがわかる。また、格子不整合においては、Si_{0.9}Ge_{0.1}バッファー 層と Si_{0.7}Ge_{0.3}層間の値がバッファー層と基板間の値よりも大きくなるので、

1. Si0.9Ge0.1バッファー層成長中は、臨界膜厚以内であるので転位は発生していない。

- しかし、Si_{0.7}Ge_{0.3}層成長中に下のSi_{0.9}Ge_{0.1}バッファー層がSi基板界面との間に転位 を導入するのに必要なエネルギーを越えてしまうので、バッファー層はほぼバルクに 近い格子定数をとることになる。
- するとSi_{0.9}Ge_{0.1}バッファー層とその上のSi_{0.7}Ge_{0.3}層の間にはSi基板とバッファー層の界面に存在するものよりも大きな格子不整合が発生してしまうため、最上層であるSi_{0.7}Ge_{0.3}層が臨界膜厚を越えた時点で転位が導入されてしまう。

というプロセスが起こっていると推測される。高温でアニール及び、成長した試料も同様 である。このことからこのバッファー層を持つ構造は薄いと歪みを持ち、厚いと転位を導 入してしまうため理想的なかたちとはなっていないと思われる。

図 5-5(c)は、two step バッファー層を持つ試料の TEM 写真である。この試料は前記 の One step バッファー層を持つ試料に似ている。転位はバッファー層のない試料に比べ、 はっきりと転位の数も少なく、また、最上層への転位の貫通もない。これは歪みのエネル ギーを一気に解放せず、2 段階に分けて徐々に転位を走らせているため最上層への転位の

5.4. 透過型電子顕微鏡

発生が押さえられていると思われる。また界面より発生した転位は次の界面で互いに反応 してループを作製するため、さらに効果的になっている。しかしながら、各界面近傍には 歪みによるコントラストが現れていることから残留歪みの存在が考えられ、X線回折の結 果とも一致している。しかも第2バッファー層であるSi_{0.8}Ge_{0.2}層以上はその直下の層との 格子不整合が変わってそれと共に臨界膜厚が大きくなるため、歪みが完全に緩和せず残留 歪みが他の試料に比べて大きくなっているが、この結果は第2層以上に転位が非常に少な いことに一致している。そのためこの後アニールを行うと歪みの緩和と共に転位が導入さ れるが、アニール効果により結晶性が回復している。

図 5-5(d) は傾斜型超格子バッファー層を持つ試料の TEM 写真である。超格子をバッファー層に持つ試料は、これまでの試料とその様相は異なっている。550℃成長、550℃成長+750℃アニールの両試料共に、超格子中に転位が集中し、その上の Si_{0.7}Ge_{0.3}層内には転位が観察されなかった。低温成長ものは基板側にも転位がみられるが、それにアニール処理を行うと結晶性がよくなって転位が消滅している。ほとんどの転位が超格子/Si基板界面に局在しており、Si_{0.7}Ge_{0.3}層上にSiチャネルを作製するデバイス構造にとって好ましい状況になっている。

超格子作製中はSi基板と格子整合して成長するのでGe層は大きな歪みを内包する。超格子に続いてSi_{0.7}Ge_{0.3}層を成長し始めると臨界膜厚でSi基板界面から転位が導入されるが、その転位はSi/Ge界面の大きな応力(この超格子構造においてはSi/Ge界面という最大で4.2%の格子不整合が存在する為、界面での歪みのエネルギーはこれまでの試料に比べ格段に大きい)によって曲げられ、ミスフィット転位に変わりそれがさらに他の転位と反応して閉ループを作製する。また反応に関与しなかった転位もそのさらに表面側の超格子内で同様に反応するため、ほとんどの転位が超格子内に収容される。またこの超格子は、 $(Si_m Ge_n)_N$ 構造でSiとGeの比率 $(x_{SL} = \frac{n}{m+n})$ をSi_{1-x}Ge_xのGe組成xとリンクするようにして徐々に x_{SL} を大きくしていくという操作を行っているので、転位が発生してバルクのSi_{1-x}Ge_xの格子定数になってもマクロ的にみると数層のSiGe層が積層しているように見える。よって、極端な話になるが、Si基板と超格子、超格子と最上層との各々の界面での格子不整合は存在しないと考えることができる。このことから考えても超格子を利用した転位の抑制層は非常に効果的であることがわかる。

他のバッファー層を持つ試料同様に、低温における成長では歪みによるコントラスト が多少みられ、残留歪みが存在することがわかる。しかし、その後、アニール処理を行う

5.5. まとめ

ことによって残留歪みは緩和され、またアニール効果によって初期の超格子層は混晶化し ており(超格子/混晶層/Si基板)構造を構成している。これによって超格子/Si基板界面に おける転位は消滅し、転位が導入される界面位置が表面側へシフトしている。また、最上 層のSi_{0.7}Ge_{0.3}層には転位がみられず、表面も非常にスムースである。この効果は超格子層 の膜厚が200nmと非常に薄いことから考えても、傾斜型バッファー層の効果は、大変大き いと思われる。

5.5 まとめ

ここで理想的な転位抑制層の役割について考えてみる。その条件は

1. Si基板界面より導入される転位を抑制層内で効果的に反応させる。

2. 発生した転位はできるだけ基板界面に近いところに局在させる。

3. 抑制層とSi基板、SiGe層界面の格子不整合はできるだけ小さくする。

4. SiGe層成長中に転位を導入する形をとるように膜厚を決定する。

5. タスク時間を減らす為に、できるだけ薄い膜厚で効果的であること。

等があげられる。

我々が考案した超格子を用いた転位の抑制層はこれらの条件を十分に満たしていると 考えられ、今後最上層に当たるSi_{1-x}Ge_x層上でのデバイスの開発に有用であると考える。

尚、一般にはGe組成を連続的に変化させる傾斜型バッファー層を導入する場合が多い [7][8][9]。この傾斜型バッファー層に対する傾斜型超格子バッファー層の利点は、まず薄い 膜厚で効果があることである。傾斜型バッファー層で2µm程度の膜厚が必要となってくる が、超格子バッファー層ではその10分の1で効果がみられる為、成長に要する時間が短く てすむ。



図5-1 作成した試料



図5-2550°Cで成長した試料のX線回折による評価 _{矢印は、各Si₀,Ge_{0.3}層に由来するピーク。}







図5-4(b) 基板温度550℃成長+750℃アニールの フォトルミネッセンススペクトル







(b)One step buffer

図5-5 各バッファ層のTEM写真



(c)Two step buffer 図5-5 各バッファ層のTEM写真



図5-5 各バッファ層のTEM写真

[参考文献]

[1]T.Obata,K.Komeda,T.Nakao,H.Ueba and C.Tatsuyama:J.Appl.Phys.81(1),1 Jan (1997)199

[2]T.Obata,K.Komeda,T.Nakao,H.Ueba and C.Tatsuyama::Appl.Surf.Sci.,117/118 (1997)507

[3]R.People and J.C.Bean:appl.Phys.Lett.,47(1985)322

[4]J.Waber and M.I.Alonso:Phys.Rev.B40,No.8,(1989)5683

[5]N.A.Drozdov, A.A.Partrin and V.D.Tkachv: JETP Lett., Vol.23, No.11, (1976) 597

[6]R.Sauer, J.Waber and J.Stolz: Appl. Phys. A36, (1985)1

[7]E.A.Fitzgerald,Y.H.Xie,M.L.Green,D.Brasen,A.R.Kortan,J.Michael,Y.J.Mil and B.E.Weir:Appl.Phys.Lett.,59(1991)811

[8]F.K.LeGoues,B.S.Meyerson and J.F.Morar:Phys.Rev.Lett.,66(1991)2903

[9]F.Schaffler, D.Tobben, H.-J.Herzog, G.Abstreiter and B.Hollander: Semicond.

Sci.Technol.,7(1992)260

第6章

Si-Ge系量子井戸構造

21世紀の高度情報化社会において、情報処理の高速化、多様化がすすみ、またその情報量 も膨大になると考えられる。現在の半導体素子の発展において代表的なものにダイナミッ クアクセスメモリー(DRAM)がある。これを構成している MOSトランジスタは、素子 寸法の比例縮小の法則に則って微細化がすすみ、3年ごとに約4倍ベースの集積化が行わ れてきた。このペースで進展が進めば、21世紀初等には約1Gbitの集積化が可能との見 通しが得られつつある。

しかし、素子寸法が0.1µm以下のオーダーになると様々な問題が現れることがわかってきた。この原因をいくつか挙げると、

• 物理量の統計的変動によって必要な均一性を持った素子構造が作製困難。

• 微細化によりサイズが小さくなると、不純物のばらつきが特性に見えてくる。

トンネル効果などの量子効果によって素子間のアイソレーションがとれなくなる。

等である。 よって、現在の素子構造には自ずから限界があり、新技術によるブレークスルーが求めら 6.1. SIGE系ヘテロ接合におけるバンド不連続

れている。そこでその候補に挙がったのが量子効果素子である。現状の素子では阻害要因 であった量子効果を逆に利用しようという考えである。設計寸法が0.1µm以下になってく ると電子は単なる粒子としてではなく、波として考える必要がある。このとき、電子の分 散関係やエネルギーの連続性が失われ、量子効果が現れるのである。

本研究はこの量子効果の代表的な構造である量子井戸構造をSi-Ge系について研究を 行った。量子井戸はサイズ量子効果が表れる代表的な例で、電子の波長(ドブロイ波長) と同程度のポテンシャル井戸を作製することによって量子化が起こる。電子のドブロイ波 長λは、

$$\lambda = h/p = h/mv$$

$$p = \frac{1}{2}mv^2 = eE$$
(6.1)

で与えられ、たとえばその波長はm=0.1m₀、E=0.1eVの時、 λ =123Åとなる。ここでm₀ は自由電子の質量、m*は電子の有効質量、Eは電子のエネルギーである。このサイズに近 づくと量子効果が表れる。

本章ではこの量子効果の代表的な構造である量子井戸構造をSi-Ge系について数値解 析した結果を記す。

6.1 SiGe系へテロ接合におけるバンド不連続

People らが示した Si(001) 上及び、Si_{1-y}Ge_y(001) 上にシュードモロフィックに成長し た Si_{1-x}Ge_xGe 薄膜のエネルギーギャップ[1] (図 6-1) からもわかる様に、SiGe 系において ヘテロ界面でのバンドアライメントは歪みが大きなパラメーターとなっている。その特徴 は III-V 族化合物半導体の場合よりも際だっている。たとえば Si 基板上に臨界膜厚以内で SiGe 層を成長させると SiGe 層は Si 基板にマッチングしようとするため、弾性的に面内に 圧縮、法線方向に伸びる。このことによって SiGe のエネルギーギャップは小さくなり、そ のバンド不連続はほとんど価電子帯側に現れる。また、逆に bulk-SiGe 基板上に Si を薄く 成長させると Si は SiGe にマッチングするために面内に伸張し、法線方向に収縮する。この 場合、SiGe の価電子帯の頂上は、Si よりも上に位置するようになり、価電子帯側と伝導帯 側の両方にバンド不連続が現れる。前者をタイプII構造、後者をタイプII構造と呼んでい る。それぞれのバンドの様子は、図 6-2 に図示してある。このように Si、SiGe 共に一軸性 の応力を受けるとバンドの縮退が解けて、バンド構造に大きく影響する。それぞれの特長 を簡単にまとめてみる。

・タイプI構造

タイプI構造は一方の半導体のエネルギーギャップが接触する他方のギャップ内に位 置する構造である。SiGe系では、無歪みのSi(001)上に歪んだSiGe成長させた場合 この構造になる。この場合、SiGeは面内圧縮歪みによってエネルギーギャップが狭く なると共に、図6-2(a)のように、Δ点に6重縮退した伝導帯の底は、面内方向に4重 に縮退した伝導帯と垂直方向に2重縮退した伝導帯に縮退が解け、4重縮退のほうが エネルギー的に低く価電子帯の底になる。しかし理論計算[2]によるとこの4重に縮 退したバンドとSiの6重に縮退したバンドのエネルギー差が小さいため、SiとSiGe のエネルギー差はほとんど価電子帯側に現れる。伝導帯側にもわずかのバンド不連続 が現れるが、閉じこめ効果にあまり寄与しない。また価電子帯側では歪みによって軽 い正孔と重い正孔とが分離し、価電子帯は、主に重い正孔によって形成される。

タイプ II 構造

タイプII構造は、図 6-2(b)のように伝導帯、価電子帯の不連続がエネルギー的に同 じ方向に生じる配列である。Siを無歪みのSiGe(001)上に成長させた場合、Siの伝導 帯は面内圧縮歪みによって6重に縮退していたものが4重と2重に分裂し、2重に縮 退した伝導帯の底は6重に縮退したSiGeの伝導帯の底よりも下に位置するようにな る。また、歪みによって軽い正孔と重い正孔が分裂し、重い正孔が価電子帯の頂上を 形成する。電子はSi中に、そして正孔はSiGe中で閉じこめられるという空間的に分 離されるスタガード構造が特徴である。

6.2 Si-Ge系における量子井戸構造

2次元キャリアガス構造においてはキャリアは縦方向にのみ閉じこめられ、面内方向 には自由に動くことができる。これが2次元ガスといわれる所以である。この井戸型ポテ ンシャル内での電子状態を考えてみる。

• 井戸の高さが無限の場合



図 6-3 無限の高さの量子井戸

井戸内の電子のシュレーディンガー方程式は(図 6-3)

$$\frac{\hbar^2}{2m} \frac{d^2 \phi(x)}{dx^2} \quad (0 \le x \le L) \tag{6.2}$$

この式の一般解は

$$\psi(x) = C_1 \exp(j\alpha x) + C_2 \exp(-j\alpha x)$$

$$\alpha^2 = \frac{2mE}{\hbar^2}$$
(6.3)

電子をド・ブロイ波として考えると、右辺第1項は+x方向への波の伝搬を表し、第 2項は-x方向へ伝搬する波の振幅を与える。また、αはド・ブロイ波の波数を表している。

このとき境界条件として電子は井戸に束縛され障壁で反射をするので次の条件を満たさねばならない。

$$\psi(0) = \psi(L) = 0 \tag{6.4}$$

 $\psi(0)=0$ \sharp η

$$\psi(0) = C_1 \exp(j\alpha x) + C_2 \exp(-l\alpha x) = 0$$

$$C_1 = -C_2$$
(6.5)

$$\sinh x = \frac{\exp^x - \exp^{-x}}{2} \sharp \ \psi(x) = 2c_1 \sinh \alpha x \tag{6.6}$$

 $\sinh jx = j \sin x \downarrow \eta$

$$\psi(x) = 2jC_1 \sin \alpha x$$

= $C_3 \sin \alpha x$ (6.7)
= 0 ($c_3 = 2jC_1$)

 $\psi(L) = 0 から$

 $\psi(L) = C_3 \sin \alpha L = 0 \qquad \therefore \sin \alpha L = 0 \tag{6.8}$

よって $\sin x = 0$ になる条件は、 $x = n\pi$ であるから

$$\alpha L = n\pi$$
 $\therefore \alpha = \frac{n\pi}{L}$ $(n = 1, 2, 3, \cdots)$ (6.9)

となる。

よって、固有関数は

$$\psi_n = C_n \sin \alpha x = C_n \sin \left(\frac{n\pi}{L}\right) x$$
 (6.10)

この式は X=0、X=Lを節に持つ定在波を意味する。ここで全区間で規格化を行うと、

$$\int_{0}^{L} |\psi(x)|^{2} dx = C_{n} C_{n}^{\star} \int_{0}^{L} \{\sin\left(\frac{n\pi}{L}\right)\} dx = 1$$
(6.11)

これを解いて積分定数を求めてやれば

$$\psi(x) = \sqrt{\frac{2}{L}} \sin\left(\frac{n\pi}{L}\right) x$$

$$n^{2}E = \frac{\hbar^{2}}{2m}\alpha^{2} = \frac{\hbar^{2}}{2m}\frac{\pi^{2}}{L^{2}}$$
(6.12)

となり電子の波動関数と固有値が求められる。ここで、Siの有効質量 m=0.92m₀として量子井戸幅L=10nmとすれば量子準位は図 6-4の様になる。

ここで2次元電子のエネルギーはx,y方向には自由電子と見なせるので

$$E = \frac{\hbar^2}{2m} (k_x^2 + k_y^2) + \frac{\hbar^2}{2m} \frac{\pi^2}{L^2} n^2$$
(6.13)

と表せる。ここでkx、kyはx、y方向の波数である。

• 井戸の高さが有限の場合



図 6-5 有限の高さの量子井戸

電子が有限な井戸に閉じこめられている場合を考えてみる(図6-5)。すなわち、

$$V(x) = \begin{cases} 0 & (0 \le x \le L) \\ V_0 & (x < 0, L < x) \end{cases}$$
(6.14)

の中に閉じこめられている形となる。

ここで各領域のシュレーディンガー方程式は

$$\begin{cases}
\frac{d^2\psi}{dx^2} = -\frac{2mE}{\hbar^2}\psi & (0 \le x \le L) \\
\frac{d^2\psi}{dx^2} = \frac{2m(V_0 - E)}{\hbar^2}\psi & (x < 0, L < x)
\end{cases}$$
(6.15)

で表される。ここで

$$\begin{cases} \alpha = \frac{\sqrt{2mE}}{\hbar} \\ \beta = \frac{2m(V_0 - E)}{\hbar} \end{cases}$$
(6.16)

とおくと量子井戸内とその外でのでの電子の波動関数は、

$$\psi(x) = A \exp(j\alpha x) + B \exp(-j\alpha x)$$

$$\psi(x) = C \exp(\alpha x) + D \exp(-\alpha x)$$
(6.17)

で表される。

ここで x=0、L 点で波動関数はなめらかに連続につながるから、その各々の点でその 微分値が等しくなるように計算すると各領域での波動関数は

$$\psi_{\rm I} = t \exp \beta x \qquad x < 0$$

$$\psi_{\rm II} = A\{\cos \alpha x + \frac{\beta}{\alpha} \sin \alpha x\} \qquad 0 \le x \le L \qquad (6.18)$$

$$\psi_{\rm III} = t \exp \beta (L - x) \qquad x > L$$

と表される。このとき領域IとIIIにおけるtは透過係数で

$$t = \{\alpha \cos \alpha L + \beta \sin \alpha L\} / \alpha \tag{6.19}$$

と置く。

ここで全区間において規格化すると、

$$t^{2} \int_{\infty}^{0} \psi_{\mathrm{I}}^{2} dx + \mathrm{A}^{2} \int_{0}^{L} \psi_{\mathrm{II}}^{2} dx + t^{2} \int_{L}^{\infty} \psi_{\mathrm{III}}^{2} dx = 1$$
(6.20)

となり、Si_{0.7}Ge_{0.3}上にSiを成長させた場合、Siの井戸幅を10nm、井戸の深さは V₀=0.182eV(X=0.3)と仮定して計算すると、波動関数は図6-6の様になり、固有値 のエネルギーがおおきくなると井戸からの波動関数のしみ出し量は大きくなる。しか しその量は、障壁より10nm以上程度の領域ではほぼ0近くに減衰している。また、 図からわかるように、nが偶数の時は偶関数であり、奇数の時は奇関数となる奇偶性

を示してしている。この量子井戸ではn=7までの固有関数が存在しているので4つ の奇関数と3つの偶関数の波動関数が存在している。nが大きくなるに従い、障壁層 へのしみ出しが大きくなっている。また、n=1の時にもわずかにしみ出しがみられる ことから、有限の高さの量子井戸では完全な閉じこめ効果は得られていないと考えら れる。

量子井戸幅はどれぐらいが理想的であるのかを考えてみる。前述の通り閉じこめ効果 が起こっている時は、あまり薄くしすぎると量子準位が高くなってしまうこととと、 障壁層へのしみ出しが原因で閉じこめ効果が弱くなってしまう。また、量子井戸にお ける2次元性は量子準位の離散性=電子のエネルギー分布の局在性が大切である。電 子を3次元的に閉じこめた場合のエネルギーEは

$$E = \frac{\hbar^2}{2m} \frac{\pi^2}{L^2} (n_x^2 + n_y^2 + n_z^2)$$
(6.21)

と表されるので、電子を1方向、2方向と閉じこめるに従って、電子のエネルギー分 布は離散的となる。実際の電子の分布はこれにフェルミ・ディラック関数

$$f(E.T) = \frac{1}{\exp(\frac{E - E_F}{kT}) + 1}$$
(6.22)

を掛けたものになっている。2次元量子井戸の様な構造をとる場合、バルクに比べ電 子は隙間なくその準位と占有すると、金属的な振る舞いを示すようになる。この様な 状態では、電子の散乱の確率が非常に低くなり高い平均速度で動くことができるの で、2次元電子ガス構造では大きな移動度が観察される。しかし、各量子準位が完全 に離散的に分布するには、かなりの低温にならないと実現は困難である。それは、量 子準位間のエネルギー差と電子の熱エネルギーに制限される。量子準位間の間隔は、 井戸の深いところほど、また井戸幅が厚いほど狭くなる。よって熱エネルギーがこれ よりも大きいと電子に対して、隣合った準位間散乱を生じるようになる。このことか ら、このようなときはある程度の閉じこめ効果は起こるものの準3次元的な効果が現 れて、移動度が低くなってしまう可能性がある。ここで実際の井戸幅を使って、閉じ こめの効果を考えてみる。ただし、井戸幅が十分厚いとき(10nm以上ぐらい)は、 井戸の高さが有限でも無限でも量子準位の値にあまり差が表れないのでここでは簡 単に無限の場合で計算を行う。

電子の固有状態のエネルギーは

$$E = \frac{\hbar^2 \pi^2}{2mL^2} n^2 \tag{6.23}$$

とおける。この式からわかるように $\frac{\hbar^2 \pi^2}{2mL^2}$ が小さくなって井戸幅による変化がみられ なくなったとき、nを変えても値に大きな変化はみられず(図6-7)、準連続に近い状 態に近くなる。つまり、エネルギーに対する状態密度がバルクのものに近づいていく ため。電子の局在性が薄れてしまう。また、閉じこめ効果を高温において確認したい 場合、この量子準位の間隔が重要になるが、具体的な例でその値を計算する。熱エネ ルギー E=kTより

$$T(K) = \frac{1.60219 \times 10^{-12}}{1.38012 \times 10^{-6}} E(eV)$$
(6.24)

と変形できる。ここでEに量子準位の間隔を入れて計算した結果が表6-1である。

表 6-1 各井戸幅における離散性の確保できる温度

井戸幅	N=1	N=2	準位間隔	温度
10nm	0.00413eV	0.0165eV	0.0123eV	143K
20nm	0.00103eV	0.00413eV	0.0031eV	36K

この表からわかるように20nm ぐらいになると40K以下でないと各準位の離散性は確 保できない。しかし、これがそのまま閉じこめ効果の起こる温度というわけではな い。実際は、これより高い温度でも、井戸内への電子の閉じこめは起こっているの で、量子井戸は形成されている。ただし、擬3次元的な要素による準位間散乱が含ま れてくるため、移動度への若干の影響があると思われる。

以上の結果から、熱エネルギーの点でも電子の局在性の点においても、あまり井戸幅 を大きくすると電子の移動度が大きくとれないことがわかる。

実際の量子井戸を作製する場合、井戸の深さが0.182eV(X=0.3)程度の時は量子井戸 幅が1.5nm ぐらいになるとn=1でも井戸の外に量子準位が飛び出してしまうので最 低でも2nm ぐらいのLが必要と思われる。しかしこれぐらいの量子準位になると単 一量子井戸の場合、波動関数のしみだしも大きくなるのでさらに厚い膜厚が必要で ある。また、その膜厚の上限は前述の計算結果から、5~10nm ぐらいが適当と考えら れる。

我々が今回用いた変調ドープ法においては、電子や正孔がヘテロ界面に供給されると 変調ドープ層とチャネル層内のキャリアとの間でクーロン力が生じ、互いに引き合う ようなポテンシャルが生じる為、実際の井戸の量子準位は複雑である。現実の井戸の 構造は、このようなポテンシャルによって電子が井戸の界面側に局在するようになる ため、井戸の形はくさび形になる。このようなときは単純にこれまでの計算が成り立 たなくなり、最適な井戸幅はさらに厚い方へシフトすると考えられる。また、クーロ ンポテンシャルは距離の2乗に反比例するから、スペーサー層が薄い場合、この効果 によって供給された電子や正孔は界面側へ引き寄せられ、逆に厚くすると理論的計算 の結果に近くなっていくと思われる。

以上の点を考慮して最適化を行われた量子井戸構造は、低温においてバルクSiやGe よりも高移動度を示すようになる。しかしながら実際の構造においては電子の走る チャネル層の結晶性等が大きな要因を閉める。電子はSiの手から手へ移動するため、 結晶欠陥や不純物によってトラップされたり散乱を受けると移動度は小さくなる。ま た、電子はドーパント側の界面に沿って走行することから、界面性が量子井戸の特性 の良否を大きく左右するパラメーターとなる。たとえば、界面に格子不整合に起因す る欠陥が存在するとそれが再結合中心として働き、電子がそこにトラップされてしま う。また、界面がでこぼこしていた場合、それが散乱要因となってしまい電子の寿命 が短くなってしまう。この点はSiO₂/Si界面にチャネルを形成するMOS構造にも同 じ事がいえ、界面性は量子井戸構造の特性に大きな影響を与えるものと考えられる。 これらの問題を解決する為に、チャネル層をできるだけ高温で成長させ結晶性をよく すること、再結合中心を形成しないように転位がチャネルに及ばないようにすること 等を作製プロセスで考慮することが必要である。



図6-1 Si及びSiGe基板上での バンドギャップEg^[1]



図6-2 SiGe ヘテロ構造におけるバンド不連続 △2, △4はそれぞれ面に垂直方向、面内方向における 伝導帯端の縮退状態を表す。



図6-4 井戸の高さが無限大の時の固有値 ^{井戸幅10nm、有効質量0.92m。}


図6-6 井戸幅10nmの時の量子井戸中の 波動関数の様子



6.2. SI-GE系における量子井戸構造

[参考文献]

[1]R.People et al.:Appl.Phys.Lett.,45(1984)1231

[2]C.G.Van de Walle and R.M.Martin:Phys.Rev.B34(1986)5621

第7章

2次元電子ガス構造の 作製と評価

我々はこれまでの実験において2次元電子ガス構造に必要なSi(001) 基板上のSi_{1-x}Ge_x 仮想基板の作製について論議してきたが、ここでは現実のデバイス応用への道としてSiチャ ネル層を持つ試料の作製を行った。作製された構造は、図7-1に示す。作製した試料のプロ ファイルは以下の通りである。

1. バッファー層としての転位抑制層に傾斜型超格子層を用いる。

2. Si_{1-x}Ge_x層のGe組成 x はだいたい 0.2~0.3 ぐらいとする。

3. キャリアの供給源はSbのδドーピング層を用いる。

4. Siチャネル層とドーピング層の間にはスペーサー層を挿入する。

7.1 試料の作製方法

実験は第3章で詳しく述べた富山大学地域共同研究センター内のANELVA MBE-620S (図 3-1)を用いて行った。超格子バッファ層成長までのプロセスは3章に従う。

• 超格子バッファ層の成長

清浄面を得た後は、Siの抜けによる表面の荒れと欠陥による影響を防ぐために、約 200nmのSiバッファ層を基板温度750℃で作製している。その後、基板温度は550℃ まで降下させ、約200nmのSi/Ge超格子バッファ層を成長させる。超格子内のSiと Geの組み合わせは第5章の表5-1に示すとおりである。成長初期の組み合わせは*x* = *m/(m+n)のxをSiにマッチングさせるため*小さくし、成長後半にいくに従って、目 的のSi_{1-x}Ge_x層の*x*になるようにプログラミングする。また成長中は蒸着レートが安 定になるように注意する。特にシャッターの開閉による膜厚計の誤作動があるので、 INFICONによるオートレートコントロールを行う際は注意が必要である。超格子成 長途中に万一、アイランド化、あるいは表面構造が変わるなどの変化があった場合は 成長を中止し、その後のプロセスは中止する。図7-2は超格子成長後のRHEED写真 である。このようにストリークが観察され、パターンがはっきりとしている場合は、 次の行程に作業を進める。

均一な組成のSi1-xGex層の成長

基板温度を550℃として約400~500nm程度の膜厚で成長させる。膜厚はSi基板に対 して臨界膜厚以上とし、目的の組成にあわせてそれを増減させる。成長中はコンピュー ターでレートをコントロールし、なるべく最小限の組成ずれになるように気を配る。 成長中にアイランド化しなければ、基板とSiGe層間の格子不整合による転位はほぼ 超格子層内に閉じこめられていると判断して、さらに残留歪みの除去と結晶性の向上 の為に750℃で5分間のアニール処理を行っている。

• Siチャネルの成長

アニール処理後、直ちに基板温度を550~650℃まで降下させ、Siチャネルを成長させる。この時、Siは歪みを受けて成長するので、アイランド化等に注意する。このときのRHEED像はSiによって表面性がよくなるために、非常にシャープなストリークを示す。なお、Si層の膜厚は薄すぎると量子準位が高くなって閉じこめが悪くなっ

てしまい、波動関数の離散性がなくなってきて広がりがでてくる為と、格子不整合に おける転位の発生も起こりうるので、10~20nm程度の膜厚を選ぶことにする。SiGe 層からのGeの偏析現象もあるので15nm程度が妥当な選択と考える。

• SiGeスペーサー層

本構造は変調ドープ構造を採用しているので電子の供給層はSiチャネル層の上に作 製する。イオン化した不純物のクーロン力をなるべくさけるために、ドープ層とチャ ネル層の間に不純物のない空乏層を作製する。スペーサーの厚さは、あまりに薄いと 井戸からの波動関数のしみ出しによる不純物散乱の影響を受けてしまう。また、厚い ものに関しては、空間分離が徹底される為、電子移動度はあがるがキャリアの供給が 悪くなる。スペーサーの厚みとチャネル内での電子密度の関係は以下の式[1]で表さ れる。

$$n_e = n_D ((L_s^2 + 2\epsilon\epsilon_0 \Delta E_c / e^2 n_D)^{1/2} - L_s)$$
(7.1)

ここで、n_Dはドナー濃度、ϵ、ϵ₀は誘電率、eは電荷量、L_sがスペーサー幅である。こ の式からスペーサー層幅が増加すると、井戸へ注入されるキャリアの数は単調に減少 することがわかる。このスペーサーを介してドープ層から電子が供給される。そのと き、ドープ層から電子が抜けるため、電気的にはドープ層が+に帯電するためにチャ ネルに供給された電子との間にクーロン力が働くと考えられる。ドープ層側の電荷を q_b、チャネル側の電荷をq_eとすればその両者の間には

$$F \propto \frac{q_h q_e}{r^2} \tag{7.2}$$

の力が働く。ここでrは電荷間の距離である。これらの電荷はお互いに吸引しあうの で電子はSiGe/Si界面側へ電荷間の距離に反比例してクーロン力を受ける。これから 考えるとあまりスペーサー層が薄く、ドープ層が量子井戸に近いとクーロン力によっ て電子の軌道が影響を受けるので電子移動度が低下する事が考えられる。また、ス ペーサー中には電荷による電界が形成されるので、その影響も考えねばならない。こ こでSiにおける電子のボーア半径 aと束縛エネルギー Eeは、

$$a = \frac{\epsilon \hbar^2}{m_e e^2} = \left(\frac{0.53\epsilon}{m_e/m}\right) \text{\AA}$$

$$E_e = \frac{e^4 m_e}{2\epsilon^2 h bar^2} = \left(\frac{13.6}{\epsilon^2} \frac{m_e}{m}\right) \text{eV}$$
(7.3)

とおける。ここでSi_{0.7}Ge_{0.3}の時のボーア半径とその束縛エネルギーを求める。SiGe の物性値を線形補間で得られる値 ($m_e=0.17m$ 、 $\epsilon=12.9$)を用れば、ボーア半径は約 40Å, イオン化エネルギーは13.9meVである。よってスペーサー層の厚さは40Å以上 が最低必要であろうと考えられる。

• δ-doping 層

我々はキャリアの供給層をチャネルから空間的に分離するために、変調ドーピング層 法を採用している。特にこのキャリアの局在効果を際だたせ、急峻なドーピングプロ ファイルを得るために、Siチャネル上のSiGe層内に1原子層以下のSb層を挿入する というδ-doping法を用いることにした。この層によって成長方向にδ関数的なドーピ ングプロファイルを形成することによってより効果を上げようとしている。

Sb層はSiGeスペーサー層上に作製する。1原子層にするためのコントロールは基板 温度によって行う。これはSb-Sbボンド(1eV)よりもSb-Siボンド(2.6eV)[2]の方が 結合エネルギーが大きいことを利用した方法で、650℃程度の基板温度でSbフラッ クスをSiに照射しても1原子以上のSbが成長しないことを利用している。1原子層 成長後の、Si表面上のSbのシート濃度は6.8×10¹⁴cm⁻²となってほとんど金属的と なるのでさらに高温で熱処理を加えることにより、Sb-Siボンドの結合を切ってやる。 我々は基板温度750℃でこの処理を行い、Sbの脱離を行っている。Sb濃度のコント ロールはこの脱離時間でコントロールし、目的の濃度を達成している。

cap層の成長

これまでのプロセスで量子井戸構造は完成しているが、試料の保護、安定性の確保 のためにcap層を作製する。cap層はSi/SiGe構造で構成され、最上のSi層はパッシ ベーション膜として利用する。このプロセスで注意する事は、Sbの偏析である。Sb はSi/Ge構造におけるサーファクタントとして働くため高い基板温度でcap層を作製 するとSbが表面側へ拡散してしまい、目的のドープ濃度にコントロールできなくし てしまう。そこで通常は~100℃程度で低温成長を行い、偏析現象を最小限に押さえ る措置がとられる。しかし、低温成長を行うと膜はアモルファス化してしまうため、 成長後、適当な温度で熱処理を行い、結晶化させる。これを固相成長と呼び、550℃ ぐらいの温度で行われる。またその際、ドーパントであるSbは格子間サイトから格 子サイトにはいり、活性化する。我々はSiGe層を数原子層蒸着後、蒸着とともに基

板温度を上昇させ、550℃で固相成長を行い、さらに650℃でキャリアの活性化を施 している。ここまでのプロセスでのSbの分布の幅は、約4Å以下のプロファイルとい われている。

・電極の作製

電極はAu-SbまたはAu/Sbを用いている。蒸着はWボートに材料を乗せて100Aぐ らいの電流を印可して蒸着している。蒸着中の真空度は10⁻⁵Torrぐらいで、膜厚は 200~300nmとした。室温で蒸着している為、密着強度が弱くはがれやすいことに注 意する。電極を作製した試料は窒素雰囲気中で約1分間熱処理を行い、密着性の向上 とオーミックコンタクトを得る。電極の位置は、試料4端に蒸着して試料形状等の影 響を少なくしている。

以上の処理を施した試料はガラスエポキシの基板ホルダーに取り付け、引き出し用の 銅線をAgペーストで固定している。銅線は、常に新しいものを使用し、酸化による 特性への悪影響を極力排除するようにする。取り付けを終えた試料はAgペーストの 溶剤をとばすため、数十度でベークする。最後にコンタクト及び、短絡等のチェック のために、テスターで抵抗値を確認しておく。

• 評価装置への取り付け

評価装置はフォトルミネッセンス用のクライオスタットを改造したものを使用してい る。評価用ヘッドにホルダーと取り付け、半田で配線をおこなう。取り付け終了後、 真空シュラウドを取り付けて真空ポンプで十分に真空度を良くした後、冷却を開始 する。

評価した試料

評価に使用した試料は以下の通りである。

① n型基板:抵抗率 8~12Ωcm

- ② p型基板:抵抗率 1000Ωcm以上
- ③ 量子井戸構造 (Sb ドーピング) × 3

作製した試料は、ダイヤモンドカッターで5mm□の大きさに切り出し使用している。 5mm□に切り出した試料は、ホール効果と磁気抵抗測定によって評価した。ホール効果、 磁気抵抗効果は第3章の試料の評価法に従う。

7.2 電気的特性の評価

7.2.1 ホール効果

• 基板の選択と測定印加電圧

まず最初に、ベースとなる基板の評価について述べる。図7-3(a)~(b)にその移動度 と濃度、抵抗率、そしてホール係数を示す。

① n型基板:抵抗率 8~12Ωcm

低温で非常に高い移動度を示す(図7-3(a))。その値は約30000cm²/Vsにも及び、 不純物散乱による影響が少ないことを物語っている。シート濃度(ここでは試 料全体に不純物が存在するから正確にはこの表記は正しくない。むしろ、表面 濃度という表現がふさわしいだろう。)は10¹³cm⁻²台で100Kよりも下になると フリーズアウトが始まる。測定系の問題で10¹⁰cm⁻²で飽和している様に見える が、実際はこの飽和したところからのデータは正確な値を示していないと思わ れる。ホール係数、抵抗率も低温で上昇していくという典型的な半導体特性を 示している。以上の結果からこの基板はチャネルと同じキャリアタイプを持つ ことによる問題と共に、この非常に高い移動度によりチャネルがマスクされて しまうことが考えられる。また、電極がAu-Sbと基板にも良好にコンタクトす る事からキャリアのパスが複数存在してしまうため、本研究の基板材料には使 用できない。

② p型基板:抵抗率 1000Ω以上

キャリアのタイプは正孔を示した (図7-3(b))。基板のみだと100K ぐらいまで試 料温度が下がるとコンタクトがとれなくなる。また、それ以上の温度でも非常 に測定が不安定なことから、電極との間にPN接合ができて、基板自体の特性 をあまり拾っていないようである。この結果からもn型チャネルを持つこの構 造においては、この基板が適していることがわかった。

以上の結果からp型基板上に量子井戸構造を作製した。まず、ドーピングの効果を確認するために、Sbをドーピングしたものとドーピングを行わない試料を作製、比較した。

Sbドーピングを行うとそのドーピング層付近がn型伝導を示すので、室温でキャリアは電子である。ここで、その例を図7-4に示す。移動度は、100Kぐらいまで上昇し

7.2. 電気的特性の評価

続け、その後ほぼ一定の値をとる。これは100K付近から電子の量子閉じこめ効果が 現れていることを示しており、Sbドープ層から電子が供給されている様子がわかる。 反対にSbドープがされていない試料(図7-5)では、キャリアタイプは正孔であるこ とを示し、低温になると電極のコンタクトがとれなくなってしまい測定不可能となっ た。この特性は、本研究には都合のよいのもので、閉じこめ効果の現れる低温で基板 の効果が現れないことを示している。ここまでの実験データで問題なのが、図7-4を みてわかるように100Kあたりに、ピークが存在することである。これは、第5章で も述べたようにキャリアのパス(通り道)が、複数あることを示している。パスとし て考えられるのは

1. 基板

2. SiGe 仮想基板

3. Sb ドープ層

等が考えられる。1については電極がSbを含むことから、PN 接合が形成されるこ とや、基板の不純物濃度が極端に低いことから、アイソレーッションが十分にとれ ていると考えられる為、原因とは考えにくい。2に関しては、この電子ガス構造が 転位を多く導入する構造であるので、チャネル近傍まで転位が導入されている場合、 そこからキャリアがリークする可能性がある。また、構造全体をPiN構造と見なせ ば、 i 層である超格子構造から SiGe スペーサーまでに転位があれば、空乏層がなく なってしまうのでキャリアの基板へのリークも考えられる。さらに、転位自身、再結 合中心として働いてしまうことから、特性の劣化が起こることも考えられる。3 に関 しては Sb層の抵抗値がチャネル層に対して低い値を取ったなら、電流は抵抗の低い ところを流れようとするので測定出力はその影響を受ける。しかし、電極が Sb 層に 対してショットキー接触となっていれば電流のSb層へのリークはないが、Sb層のSb ドープ量が10¹⁹cm³程度になったときある電流値を超えると、トンネル現象が起こる 為 Sb 層への電流のリークが起こる。以上のことから、測定時の素子への印可電圧を 低くしてやり、端子間の電界強度を小さくしてやることによって、完璧ではないもの の問題の解決が可能と考えられる。図7-6に印可電圧を可変して、図7-4の試料を測 定した結果を示す。印可電圧が大きいと、特性はリークの影響を強く受けているが、 電圧を小さくするにつれその特性は、2次元電子ガス構造のものに近づいていく。図

7.2. 電気的特性の評価

7-7 は印可電圧と移動度を試料温度を変えて評価したものである。どの温度において も印可電圧を下げることによって、移動度が上昇している。また温度を上げると移 動度が高くなっていくことから、Sb層と電極間の障壁に関する問題があると考えら れる。以上の結果から印可電圧は0.1~0.5Vの間をとり、不純物濃度は障壁の厚さが ショットキー接触を形成するのに十分な厚さをとるように10¹⁸ cm³ ぐらいが望ましい と考えられる。

測定においていかに安定に、しかも正確な値を得るかは重要であるけれども、非常に 難しい問題である。我々は、これまでAC供給源からのDC定電圧源を使用していた が、ノイズが原因の不安定要素があったので電源を自作した。電源は乾電池を用い、 それをレギュレーターによって目的の電圧まで降下させている。今後の評価にはこれ を用い、約0.2V程度の印可電圧を加えることとする。また、ホール電圧の測定には、 試料の抵抗値変化によって測定系が影響を受けないように内部インピーダンスの大き な電圧計を用いた。

• 2次元電子ガス構造の評価

試料は前項の試料を含め、3つ作製した。Sbドーピングは、セル温度300℃、基板温度650℃、そして脱離温度が750℃で行っている。Sbドープ量を変化させる為、脱離時間をパラメーターとした。作製した試料の脱離時間は以下の通りである。組成比の値はX線回折のSi_{0.7}Ge_{0.3}に相当するピーク位置から求めた。

- @ 脱離時間20分
- ⑥ 脱離時間30分
- ⓒ 脱離時間40分

脱離時間を変えると残留するSbの量もその長さに従って、少なくなる。日立のA.A.van Gorkumら[3]はSi基板上にSbを1原子層作製し、その後基板温度750℃でSbのドー プ量を調整している。図7-8にその脱離時間とSbの残留量の関係を示す。

@ 脱離時間-20分

この試料のSi_{1-x}Ge_x障壁層のxの値は0.27であった。そのときの移動度、シート濃度、シート抵抗、ホール係数を図7-9に示す。いずれも100K付近より低温

7.2. 電気的特性の評価

で値が一定なっており、電子の閉じこめ効果がみられる。シート濃度に関して はまだ別のパスの影響が見えており、印可電圧の低下が必要である(この試料 は、我々の最適化した定電圧源は使用されていない)。また、この試料はSbの 量が多いため、抵抗率は低めになっている。また、ドープ層の影響が若干みら れ、シート抵抗の変化はあまり大きくない。

b 脱離時間-30分

この試料のSi_{1-x}Ge_x障壁層のxの値は0.26であった。特性は、図7-10に示す。 やはり180Kぐらいから低温で、閉じこめ効果がみられる。移動度の最高値は 1000cm²/Vs以下と小さく、その他のパラメーターもなめらかに変化している。 20分の試料同様にSbドープ層の影響があるが、ドープ層の濃度と井戸内の濃度 が近いためにあまり差が見えにくいのかもしれない。

② 脱離時間-40分

この試料のSi_{1-x}Ge_x障壁層のxの値は0.30であった。特性は図7-11に示す。閉 じこめ効果は200K強の温度から低温で始まっている。移動度は低温領域まで上 昇し続け、最高値は1850cm²/Vs(5.5K)である。その他シート濃度(図7-11(a))、 シート抵抗、ホール係数(図7-11(b))のいずれも完璧な閉じこめ効果の傾向を 示した。シート抵抗においては、閉じこめの起こる温度まで、半導体的な振る 舞いをしており、ドープ層の影響もない。ドーピング条件としてはもっともよ い結果であった。

7.2.2 磁気抵抗効果

図7-12はn型Si基板の磁気抵抗効果を測定したものである。磁気抵抗のピークは[001] 方向にあり、Si(001)基板の等エネルギー面の分布に一致している。Siにおける縦方向と横 方向の有効質量比から考えると横方向の抵抗変化が大きく出ているが、これは抵抗変化量 があまりに小さいことによる測定系の誤差によるものであると思われる。また、p型の基板 でも同様なデータが出ることが予想される。この上に2次元電子ガス構造ができても、基 板自身のピーク位置と2次元ガス面に垂直な方向(磁気抵抗がピーク)が同じなので2次 元電子による磁気抵抗の観測は困難と考えられる。図7-13が脱離時間40分の試料の磁気抵 抗効果を測定した結果である。これをみると、2次元電子ガス構造の場合、負の磁気抵抗 が観察されている。しかもそのピーク位置は、[001]方向とは一致していない。点線は最小

7.3. 考察

自乗法でデータをフィッティングさせた結果である。フィッティングの結果をみると、磁気 抵抗がほぼ0の2つのピークと、マイナス方向に2つのピークが確認された。負の磁気抵 抗が表れた原因と、ピークが面内方向に対して垂直な方向からずれた原因は、現状ではわ からない。

7.3 考察

ここで、各測定結果(移動度、シート濃度、シート抵抗、ホール係数)についてドー プ量(Sbの脱離時間)と閉じこめ効果の観点から考察してみる。これらの物理量について 各試料の結果をそれぞれまとめてプロットしたのが、図7-14(a)~(d)である。

実験では、Sbのドープ量を決めるのに、日立のA.A.van Gorkum[3]らが求めたSi上の Sb-脱離のデータを使用した。ここで評価によって求められたシート濃度(室温)を図7-8 の文献上にプロットしてみる(図7-15)。すると、ほとんど同じラインにのってしまうこと から、濃度の制御はほぼうまくいっており、このグラフの傾向はSi上だけでなく、SiGe上 でも成り立つことがわかる。

移動度の値は、脱離時間20分のものがドープ層に強く影響を受けていることがわか る。ドープ層の濃度が高く、しかも2次元電子ガス領域になっても、10¹²cm-3以上と大き くなっている。ここでシート抵抗に注目してみると、この試料が最も抵抗値が低い。これ はドープ層の伝導が影響していると思われ、ドープ濃度が高すぎることが考えられる。同 様に脱離時間30分のものも濃度が高く、ドープ層の影響がみられるものの、比較的閉じ こめ領域ではフラットな特性になっている。これは、シート抵抗に注目してみると、20 分の試料に比べ抵抗が高い=ドープ層の伝導の影響が少なくことが原因と考えられる。こ れら試料においても200Kあたりの変曲点が観測されるので、閉じ込め効果は起こってい ると考えられる。しかし、依然として移動度は3桁のオーダーと低いので、ドープ量が多 すぎると考えられる。これの試料とは全く違う傾向を示したのが40分の脱離を行った試 料である。この試料の場合、閉じこめ効果の起こる 200K 付近までは、通常のn型半導体特 性である。つまり、試料全体の特性を反映しているものと推定される。データから室温時 のキャリア濃度は、約1×10¹⁸ cm⁻³と求められる。この程度の不純物を含むn型半導体は、 200K以下の温度でキャリアがフリーズアウトしてしまうが、この評価データとも一致して いる。また、シート抵抗をみても急激に抵抗値の上昇がみられることからも、高温では不 純物濃度 10¹⁸ cm⁻³程度の bulk-n 型 Si の特性、200K 以下では n-Si チャネル構造を走る電子

7.4. まとめ

をみているといえる。しかし、2次元電子ガス構造ができているにも関わらず、移動度が 低いのは作製条件が最適化されておらず、特に量子井戸幅が20nmと広いため、井戸中の 波動関数の離散性や広がりの点で問題が出てきていると思われる。また、界面の急峻性、 チャネル層の結晶性も大きく影響していると思われる。最後にドープ層と井戸層のクーロ ン力の影響によって井戸のポテンシャルがくさび型になっているとしてシュミレーションを 行ってみる。ここでは量子準位がすべて離散しているものとして計算した。最も特性がよ かった脱離時間40分のもので考えると、この試料は200Kで閉じこめがみられ始めるので ここから実際の井戸幅を求めてみる。200Kでの熱エネルギーは約0.017eVである。このエ ネルギーと同等の量子準位幅を持つ井戸幅は、計算すると約8.5nmとなる。よって実際の nチャネル構造はSi層の厚さよりも薄く、界面近傍にくさび状に形成されていると推定さ れる。これを考えるとSiGe/Si界面の重要性が大きいことがわかる。これらの試料の移動 度は2つの要因で決定されていると思われる。1つはドープ濃度であり、もう一つは界面性 である。前者は不純物濃度10¹⁸cm⁻³程度にコントロールすれば問題にならない。しかし後 者はコントロールが難しく、界面での電子の散乱やトラップの影響を少なくするには、成 長方法の工夫や電極間距離をなるべく小さくする(チャネルを短くする)のがよいと思わ れる。

7.4 まとめ

以上の結果をまとめると

- Sbの脱離時間が30分以内(Sb量でいえば1/100原子層以上)の時は、ドープ層の影響を強く受け、2次元電子ガス構造の特性とドープ層自身の特性がオーバーラップしてしまう。
- ドープ量はシート抵抗と依存性がみられ、ドープ層のシート抵抗が適当に高いとn型
 Siの特性が強く現れ、低温ではフリーズアウトしてしまうことからドープ層の影響が
 少なくなり、2次元電子ガス構造のみの評価がしやすい。
- シート濃度においては、Sb量と濃度に依存性がみられない。これは、脱離時間30分以内ではドープ層の影響が大きく、キャリアがそのメタリック相に近いドープ層へリークする為、正確な測定ができないのが原因と考えられる。

7.4. まとめ

- 脱離時間が30分(Sbドープ量が1/100原子層以下)を越えると、特性は完全な2次 元電子ガス特性を示す。
- ここであまり、スペックがふるわないのはチャネル幅、スペーサー幅等が最適化されていないことが原因と考えられる。また、SiGe/Siチャネル界面による散乱等の影響も考えられ、デバイス層の成長条件の最適化も必要と思われる。

最後に、我々の考案した2次元電子ガス構造を最も効率よく動作させる条件を探ってみる。

試料のGe組成は約 X=0.3と仮定し、転位抑制層としてSi/Ge超格子を用いることと する。真空度は、10^{−10}Torr、蒸着材料もよくガス出しされ、水等の影響がないことを想定 する。

1. 基板:高抵抗のp型基板

2. Siバッファー層: 200~300nm。高温で成長を行う。

- 3. 超格子バッファー構造:200nm ぐらいの膜厚で、効率よく転位が緩和される設計に なっていること。また、成長中にアイランド成長しないこと。成長温度は500℃ある いは350℃。
- 4. SiGe仮想基板: 500nm。途中でアイランド化しないこと。成長中は、500~550℃ぐ
 らいの成長温度で、成長終了後、750℃で短時間のアニール処理を行う。
- Siチャネル層:クーロンポテンシャルの影響を考えて、10~15nmの間の膜厚。成長 温度は650℃とし、できるだけ高温で作製する。成長後からスペーサー層の成長まで はSi原子がマイグレーションする時間を与え、表面の平坦化をほどこす(RHEED強 度でモニターすることによって可能と制御可能と思われる)。
- 6. SiGe スペーサー層: 20nm 程度。成長温度は650℃。
- Sbドープ層:成長温度650℃。脱離時間は約40分で、基板温度は750℃、速やかに 基板温度を上昇、下降させる。できれば、非常に制御されたSbセルを用いて、堆積 レートを求め、蒸着時間によってSbドープ量を制御する方が再現性があると考えら れる。

7.4. まとめ

- SiGeキャップ層:低温(室温程度)で成長を行う。ある程度成長したところで、基板 温度を徐々に固相成長温度(550℃)まで上昇させていく。膜厚は、やや厚めにして 30nm程度とする。
- 9. Siキャップ層:Siキャップ層成長中は、成長温度を650℃まで昇温する。キャップ層の 膜厚は、あまり厚くすると臨界膜厚の問題がでてくるのでパッシベーションに必要な だけの最小限の膜厚を選択する。10nm~20nmぐらいで問題ないであろう。また、こ の層の界面もSi/SiGeヘテロ構造が存在し、バンド不連続、及び、ギャップの縮小化 が起こるので2次元電子構造ができてしまう。これを防ぐために、その直下のSiGe 層は、連続的に組成を変化させたものにすることが必要である。



図7-1 作製された2次元電子ガス構造





図7-3 基板特性





図7-4 n型量子井戸測定例(Sb脱離時間20分)



図7-5 Sbドープをしない試料例



図7-6印加電圧を変化させた時の特性への影響 ^{試料はSb脱離時間20分のものである。}





図7-8 Si(001)でのSbの残留量の 脱離時間依存性^[3]





図7-9 脱離時間20分の試料



図7-10 脱離時間30分の試料



図7-10 脱離時間30分の試料



図7-11 脱離時間40分の試料



図7-11 脱離時間40分の試料



図7-12 n型Si基板の横磁気抵抗効果

0度のとき、(001)面と磁界の方向が垂直に交わる。



図7-13 脱離-40分の横磁気抵抗効果



図7-14 各評価点ごとでの比較



図7-14 各評価点ごとでの比較



図7-14 各評価点ごとでの比較


図7-14 各評価点ごとでの比較



黒塗りはSi(001)上の場合[3] 白塗りは今回求めたSiGe上の場合

7.4. まとめ

[参考文献]

[1]R.People, J.C.Bean, and D.V.Lang:J.Vac.Sci.Technol.A3(3)846

[2]K.Nakagawa:Private discussion

[3]A.A.van Gorkum,K.Nakagawa and Y.Shiraki:J.Appl.Phys.65(1989)

第8章

2次元正孔ガス構造の 作製と評価

SiGe 2次元正孔ガス構造はSiGeチャネル層に正孔ガスを閉じこめて量子効果を得る構造 である。この構造においてはスタガード構造である2次元電子ガス構造とは違って、電子 と正孔の両方のキャリアの閉じ込めが可能であるが、実際には伝導体側にはバンド不連続 がほとんど形成されないので正孔の閉じこめ効果のみが顕著に現れる。

我々はこの構造と、量産技術である熱拡散法を併用することによって2次元ホールガス構 造を作製することを試みた。

8.1 試料の作製方法

基本構造は図8-1に示す。ベースとなる基板はn型基板にp型ドーパントであるボロン を熱拡散したものを使用している。その上にイントリンシックなSiスペーサー層を成長さ せ、さらに量子井戸となるSiGe層を成長させる。そして最後に障壁層の作製、素子構造の

8.1. 試料の作製方法

安定化と保護のためにSi キャップ層を作製する。以上の各工程について詳しく述べる。

• 熱拡散

ベースとなる基板は抵抗率2~4Ωcmのn型Si基板を用いている。この基板をRCA洗 浄し、その後熱拡散炉にてボロンを拡散している。ドーパント源はセラミックにボロ ンをしみこませたボロンディスクを用い、それにSi基板を対向させ表面にボロンを ドープしている。この工程を詳しく箇条書きにする。

- 1. Si基板をRCA洗浄にて洗浄する。
- 2. 試料台にドーパントのボロンディスクと基板を対向させるように配置し、拡散 炉内へ導入する。
- 3. 拡散炉の温度を徐々に上げて、750℃程度の温度でプレデポジションを行う。
- 4. この工程でSi基板表面にボロンシリケードグラスが形成され、表面の浅い領域 にボロンが拡散される。
- 5. 拡散炉よりSi基板を取り出し、表面のガラスをDHFで取り除く。
- 再びSi基板を拡散炉内に導入し、ドライブインを行う。このとき、炉内に酸素 を導入して、表面に酸化膜を形成している。(酸化膜は形成の必要がないが、表 面のボロンが酸化膜側にも拡散されるので濃度を下げやすくなる)
- 7. 1000℃以上で数十分間拡散を行い、基板を取り出す。表面の酸化膜はバッファー ドHFにて取り除く。

これでベース基板が完成する。このときの基板にドープされるボロンの量は拡散温度 と時間によってコントロールできる。我々が今回用いた基板は、北陸電気工業(株) のクリーンルーム内にて作製した基板を使用しているが、量産ラインの廃棄基板を流 用している為、ドープ濃度は理想的な条件を設定できなかった。ちなみにドープ濃度 は表面濃度で10¹⁸ cm⁻³ 台で、拡散深さは約2 µm である。この基板を指定の寸法に カットして洗浄を行い、MBE装置内に導入している。

• SiGe 量子構造の作製

SiGe量子構造は上記の基板上に直接作製している。まず、ボロン層の不純物散乱の 影響をなくすためにSiスペーサーを作製する。その後、量子井戸であるSiGe層を作 製する。このときの膜厚はGeの含有量に左右されるがあまり厚く成長させると転位

8.2. 電気的特性の評価

が導入され、SiGe層への圧縮歪みが無くなるので膜厚と成長温度に気をつける。最後に、もう一つの障壁層であるSi層を蒸着する。この層は井戸層の保護もかねるのでやや厚めに作製する。(図8-1)作製した試料は以下の通りである。

① SiGeチャネル層のGe組成を変化させる。

② ドープ層である基板とチャネル層の間のスペーサー層の厚さを変化させる。

また、ベースとなる基板は、上記の熱拡散をおこなった基板と不純物濃度の低い基板 を用意し、それを使用した。

1. 約 10¹⁸ cm⁻³のボロンを熱拡散した基板

2. 約10¹⁵cm⁻³程度の不純物濃度を持つ基板を持つ基板

これらの基板上にSiスペーサー、SiGeチャネル層、そしてSiキャップ層を成長させてホー ル効果を用いて電気的な評価を行った。

8.2 電気的特性の評価

試料の評価はホール効果にて行った。

各々の基板は、10mm□程度の大きさにカットして試料にAl電極を作製し、それを500℃ でシンタリングして、試料にコンタクトをとっている。これを試料ホルダーに取り付けて、

まず、ベースとなる基板の特性を調査した。結果を図8-2(a)~(b)に示す。図8-2(a)の 熱拡散基板はドープ濃度が高いためか、ほとんど温度特性を持たず、ほぼメタリック相を 示している。抵抗率も非常に低く、30K以下まではほぼ一定の値をとっている。このこと から熱拡散基板は表面濃度が高いため、ほぼ金属であるような振る舞いとなっている。や や半導体的な温度特性もみられるが、これはメタリック相と半導体相の2つのパスが存在 するためであろう。この基板の場合、ドープ濃度が高すぎるため、現状での我々の実験条 件にはあわないことがわかる。

もう一方の基板(図8-2(b))を用いた場合、一般的な半導体特性がみられる。キャリ ア濃度に着目すれば、ほぼ100Kあたりからフリーズアウトが始まって移動度は、低不純 物濃度にみられる上昇が確認できる。40Kあたりからのキャリア濃度の異常は、コンタク トの不良か、抵抗率が高いために測定系の限界が見えていると考えられる。移動度の上昇

8.2. 電気的特性の評価

によるチャネル層特性のマスキングが気になるものの、100K以下ではフリーズアウトがみ られるので、2次元正孔ガス構造ができていれば、観測は可能であろうと考えられる。

これらの基板を用いてSiGe量子井戸構造を作製し、SiGeチャネルの組成とスペーサー 層の膜厚を変化させて量子効果を評価した。

• SiGeチャネル層の組成を変化させた試料

各々の基板上にGe組成 x=0.1、0.2のSiGeチャネル層を形成し、その組成依存性を 評価した。結果を図 8-3(a)~(b)に示す。

まず、熱拡散基板(図8-3(a))の場合、100Kから信用できる測定値の得られる30K までは、組成が大きい方がやや移動度が高くなっている。これは基板の特性と量子井 戸にたまった正孔の両方が合わさった特性をみていると考えると、組成を大きくして 井戸の深さを深くすると閉じこめ効率がよくなることを示している。しかし、ここ で量子効果が現れていないとすれば、パスの一つであるSiGe層のGe組成が増えて、 トラフィックがよくなったとも考えられ、量子井戸が必ずしも形成されている確証は ない。

もう一方のバルク基板(図8-3(b))上に作製したSiGeチャネル構造では、移動度は 組成があがるにつれて、大きくなっている。しかし、キャリア濃度は、全く一緒で基 板ともあまり差がみられない。これに関しては、量子井戸構造が機能していない様に 思われる。移動度がやや大きくなったのは、Siに対して大きなバルク移動度を持つ Geの含有率が変わったために、大きな値を示したものと考えられる。

以上から、量子井戸構造は両方の試料共に機能していない、あるいはバルクの特性 にマスキングされて見えていないことが推測される。ここまでのデータにおいては、 2次元正孔ガスの観測はできていない可能性がある。

• Siスペーサー層の膜厚を変化させた試料

量子井戸は、キャリアの供給源であるp型層、あるいはp型基板と距離を置いて空間 的に分離した設計を行うと、キャリア濃度及び、移動度に依存性がみられる。そこで それぞれの試料に対してスペーサー幅依存性を調査した。

熱拡散基板の結果は図8-4(a)である。これをみるとほとんど依存性が観測されなかった。30K以下の領域では依存性がみられるが、キャリア濃度がほとんど金属的にな

8.3. まとめ

るほど高い濃度であるので、スペーサー幅が増えることによって散乱が少なくなり、 キャリアの通り道が太くなることがこの結果に反映されていると考えられる。 通常の基板を用いた試料の場合を図8-4(b)に示す。スペーサー層幅が、0、10と40nm のものに関しては、100K以下の領域でフリーズアウトしてしまい、ほぼ基板特性に なっている。つまり、SiGeチャネルにキャリアは供給されていない。スペーサー幅が 5nmの場合は、フリーズアウトが観測されず、チャネルにキャリアの閉じこめ効果ら しきものがあることが観測された。キャリア濃度はほぼ一定で、移動度は7000cm²/Vs 程度観測され、他の試料とは違う振る舞いが観測された。これが量子井戸によるもの かは、現在検討中である。なぜなら、キャリア濃度が10¹³cm⁻²以上とかなり大きく、 井戸全体にキャリアの分布があるとすればその中のキャリアの体積密度Vは

$$V = 10^{13} cm^{-2}/20 \times 10^{-8} cm = 5.0 \times 10^{19} cm^{-3}$$
(8.1)

となり、ほとんど金属的振る舞いをしてしまうことがわかる。これを考慮すると、2 次元正孔ガスの存在の確証は困難であるが、基板特性とは明らかに異なる結果を示し ていることから2次元正孔ガスの可能性はある。また、スペーサー幅が10nm以上に なるとキャリアの供給が悪くなって、量子井戸中まで達していないと思われる。

8.3 まとめ

どの試料においても、量子効果がはっきりと確認できなかった。この原因として

- SiGeチャネル層に転位が導入されて、効果的にバンド不連続が形成されていない。
- 熱拡散基板の場合、ボロンが高濃度にドープされているため、その高いコンダクティ ビティの層の影響のためか量子井戸が見えにくく、また、量子井戸のGeの組成を変 えたり、スペーサーの幅を変えても抵抗値が変化するだけなのでその変化分として移 動度のデータに表れている。
- 通常の基板を用いたものに関しては、ほとんどバルクの特性に、上のエピ層の情報がのっかっているものと考えると、スペーサー幅を5nmにした時を除いて、チャネルへのキャリアの供給が行われていない。

などが考えられる。

8.3. まとめ

これらの対策として、ボロンのドーピング濃度をコントロールして、メタリックな伝 導がなく、しかも低温では基板のキャリアがフリーズアウトしてしまう条件にし、そのドー ピング層に電極からのキャリアの注入が起こらない構造にする必要がある。よってドーピ ング濃度は、10¹⁷ cm⁻³程度の不純物濃度のドープ層をなるべく薄く作製し、電極位置にn⁺ ドープを行い、PN接合を作製する事で基板とのアイソレーションをとることが有効と考 えられる。

このプロセスを図8-5に示す。まず、n⁻基板表面にボロンを10¹⁷ cm⁻³前半の濃度にドー ピングする。その後、ドライブインを行い、同時に200nm程度の厚みの酸化膜を形成する。 フォトリソグラフィで電極位置の酸化膜を取り除く。それからさらに、その電極窓にn⁻を ドーピングするが、あまり高濃度にするとオーミック性が良くなってしまうので濃度は、 あまり濃くしない(このn型層が、基板までに突き抜けないのであれば、高濃度でも問題 ないと思われる)。最後に、酸化膜と表面のシリケードグラスを取り除けば基板は完成であ る。電極付けの際は、n型窓にアライメントしてAI電極、あるいは、p型のみにコンタク トがよい合金材料を選択して蒸着、熱処理を行うことが必要と思われる。

本研究では、ドーピング層の条件や、電極構造の問題で2次元正孔ガスの確実な確認 はできなかった。しかし、不純物濃度が低い基板を使用した場合は、スペーサー幅を薄く することによって、2次元正孔ガスらしき特性が確認された。これは基板中のキャリアが、 低温ではフリーズアウトしてしまうためその領域からは基板の影響を受けにくく、量子井 戸層のみの情報を得られることが理由と思われる。ドープ濃度や電極構造の改善を行い、 チャネル層以外のパスの影響を取り除くことによって量子効果の確認ができるものと考え られる。

Si cap layer	
SiGe channel	Store & Control 1
Spacer	
P⁺	
n-Si(001) sub	
	Si cap layer SiGe channel Spacer P ⁺

図8-1 p-chanel構造



図8-2 ベース基板特性



図8-2 ベース基板特性





(b) 10¹⁵cm⁻³基板

図8-3移動度、シート濃度のGe組成依存性



(a) 熱拡散基板





図8-4 Siスペーサー幅依存性



図8-5 基板とチャネル層のアイソレーション構造



9.1 結論

本研究ではSi/SiGeヘテロ構造における高移動度の2次元キャリアガスの実現を目的 として研究を行った。得られた2次元電子の移動度は充分なものではなかったが、その作 製過程において多くの成果が得られた。まず、このような構造では原子層オーダーでの成 長制御が重要であり、第4章では(Si₁₂Ge₄)短周期超格子を例として原子層成長技術を確立 し、Si/Ge超格子の界面急峻性を断面TEM、X線回折、ラマン分光法にて評価した。これ らによって評価されたデータには相関性があり、傾向は一致した。低温成長した試料におい ては、ラマン散乱においてブリルアンゾーン折り返し効果による音響モードが確認された。 また Ge-Geモードのピークでは、閉じこめ効果によるシフトがみられ、弾性的に Geが歪 んだ場合に予想される波数より低波数側にピークが現れた。界面の急峻性は低温成長ほど

9.1. 結論

よく基板温度400℃程度で最も悪化した。しかしながらさらに温度を上げて基板温度500℃ ぐらいにすると再び低温成長同様に析出が押さえられることがわかった。これより、Si/Ge 単原子超格子の成長には基板温度が350℃以下か、500℃ぐらいが界面の急峻性にとって好 ましいことがわかった。

2次元電子ガスを実現するためには、Si基板上で格子緩和したSi1-rGer層の成長が必 要であることから、第5章では転位の少ない Sin 7Gen 3層の成長条件について新しい傾斜型 超格子バッファ層の挿入の効果を中心に研究した。SiGe/Si ヘテロ界面より発生する転位 は、活性層の下地となる SiGe 層と基板間に効果的に転位を吸収、局在化させるバッファー 層を挿入することによって、SiGe層への転位の伝搬を防ぐことができることがわかった。 また、組成を段階的に変化させたバッファ層とGeの含有率を連続的に変化させた傾斜型超 格子バッファ層を導入する事によって、その転位の抑制効果を比較した。1,2段階に分 けて組成を変化させたものは、それぞれの界面が転位発生の源となってしまうため、表面 のデバイス層にまで転位が貫通してしまう傾向がみられた。しかしながら、傾斜型超格子 バッファ層を導入した場合は転位が超格子内に収容されその上のデバイス層にまでは伝搬 しなかった。また、550℃で成長を行うと、バッファ層があるものは残留歪みが観測され た。これは、バッファ層が導入されると一般的な Si 上での SiGe 薄膜成長の弾性モデルが適 用できないことを示しており、それによって臨界膜厚が大きくなり残留歪みが残っている ものと思われる。しかしながら、これらの試料は、750℃のアニール処理によって歪みは 緩和され、転位のSin,7Gen3層への伝搬はみられなかった。傾斜型超格子バッファ層を用い た試料は、アニールによって結晶性、残留歪みの点でも品質の向上がみられ、将来のデバ イス基板として有望であることを示した。

このSi_{0.7}Ge_{0.3}/傾斜型超格子バッファ層/Si基板上に作製した2次元電子ガス構造を、 第7章において研究し、電子移動度が小さいながらも量子効果を確認した。移動度の小さい 原因としては、井戸幅が広いために量子準位が密になり、電子の散乱確率が増加したため や、SiGe/Siチャネル界面における散乱等が考えられる。また、キャリア源であるSbドー プ層は、あまり濃度が高いと金属的な振る舞いを示して、形成された井戸からの特性を劣 化させてしまう。本研究では、百分の1原子層(10¹²cm⁻³以下)のドーピング濃度でない と、2次元電子ガス特性にSbドープ層(金属相)の特性が付加されてしまうことがわかっ た。しかしながら、現在のドーピングのコントロール法は、ドーピング濃度が基板温度と Sbの脱離時間の関数としてSbのドープ量を制御している。このため、ドープ濃度の正確

9.1. 結論

な制御のために、Sbの脱離レートを正確に見積もる必要がある。また、新たなコントロー ル法として、Sbの蒸着レートを正確に見積もり、その蒸着時間によってSbのドープ量を制 御する方法が再現性の点で優れると思われる。或いは、電子線やレーザーアニールを使用 すれば、任意のドーピングパターンを採用できるため、一つの試料で2次元電子ガスと正 孔ガスを発生する構造や、LSI構造において応用範囲が広がると思われる。今後、この構 造において量子井戸構造の最適化(結晶性、井戸幅、スペーサー幅、界面の急峻性、ドー ピング濃度等の条件)を行えば、さらに高性能なデバイスの制作が可能となるであろう。

2次元正孔ガス構造(第8章)は、転位を導入しない構造である為、現在のSi-LSIプ ロセスとの融合性に優れている。また、アクセプタであるボロンも一般的に用いられてい るドーパント材料である。量産プロセスに融合するためには、作製プロセスがバッチ処理 できることが望ましい。現在、様々な方法でこれに対応しているが、我々はアクセプタと して熱拡散法によってSi基板内に導入されたボロンを使うことを考えた。この方法を用い ると比較的簡単に、試料の大量生産が可能でしかも、再現性に優れるものである。我々は、 この熱拡散した基板上に、SiGeチャネル構造を作製してその特性を評価した。しかしなが ら、電極が基板自身にコンタクトしてしまうことから、基板の特性と井戸構造の特性を分 離できず、量子効果の確証は得られなかった。しかし、電極の工夫やドープ量、及び、チャ ネル幅等の条件を最適化することによって、2次元性の確認は可能と考えられる。

本研究で得られた成果は将来のデバイス開発の基礎として有用であると思われる。

本論文の執筆にあたり、御指導、御鞭撻をいただきました富山大学、龍山智栄教授、上羽 弘教授、丹保豊和助教授に深く感謝いたします。

謝辞

審査員の女川博義教授、池野進教授には論文の内容、文章について有益なアドバイスをい ただきました。厚く謝意を表します。

本研究の遂行にあたり、有益なアドバイスと議論をいただいた(株)日立製作所 中央研 究所 中川清和氏に、深く感謝いたします。

透過型電子顕微鏡観察には、富山大学 金属加工学講座の松田氏に御協力頂き、深く感謝 いたします。

本研究の遂行にあたり、富山大学 電子情報工学科 物性デバイスI講座の大塚栄太郎氏 (現:メイテック)、大平 聡氏(現:デンソー)、伊藤禎朗氏(現:大日本スクリーン)、浅 野 崇君、林 太代君、中西早人君、南 政克君、西川晃生君、河畠 誠君、米田賢司氏 (現:三菱電機)、西方孝之氏(現:沖電気)、神保暁子さんに多大なる御協力を頂き、ここ に諸氏に対し厚く御礼申し上げます。

本研究を進めるにあたり、北陸電気工業(株)野村和雄技術本部長、若林技術管理部長、高 安技術顧問、開発技術部一同、高周波事業部 安丸 裕氏、角田尚義氏に装置、材料等の 多大なる支援を頂き、ここに、諸氏に対し深くお礼申し上げます。 「関連論文の印刷公表の方法及び時期」

1. Y. Hida, T. Tamagawa, H. Ueba, and C. Tatsuyama Strain relaxation of Ge films grown on a Si(001)-2 \times 1 surface by molecular beam epitaxy

J. Appl.Phys.67(12),15 June 1990,p.7274 (第4章)

- T.Tamagawa,T.Shintani,H.Ueba,and C.Tatsuyama K.Nakagawa and M.Miyao Structural characterization of Si/Ge superlattice grown on a Si(001) surface by molecular beam epitaxy Thin Solid Films,237(1994),p.282 (第4章)
- T.Obata,K.Komeda,T.Nakao,H.Ueba, and C.Tatsuyama
 Structural characterization of Si_{0.7}Ge_{0.3} layers grown on Si(001) substrates by molecular beam epitaxy
 J.Appl.Phys.81(1),1 January 1997,p.199 (第5章)
- 4. T. Obata,K.Komeda,T.Nakao,H.Ueba,and C.Tatsuyama
 The effect of buffer layers on structural quality of Si_{0.7}Ge_{0.3} layers grown on Si(001)
 substrates by Molecular Beam Epitaxy
 Appl.Surf.Sci.,117/118(1997),p.507 (第5章)

「参考論文の印刷の公表の方法及び時期」

 K.Komeda,T.Obata,H.Ueba and C.Tatsuyama MBE Growth and Structural Characterization of Relaxed Si_{0.7}Ge_{0.3} Alloy Layers on Si(001)-2×1 Surface Proceedings of the fourth CHINA-JAPAN symposium on thin films,p.68(held in

Jiande Zhejiang, China, October,1995) (第5章)

2. T.Obata,K.Komeda,H.Ueba, and C.Tatsuyama

Strain Relaxation in Si_{0.7}Ge_{0.3} Alloy Layers Grown by MBE on Si(001) Substrates Proceedings of the 2nd Japan-Russia seminor on Semiconductor Surface, p.32(held in Osaka, November, 1995) (第5章)

3. T.Obata,K.Komeda,T.Nakao,H.Ueba,and C.Tatsuyama

The effect of buffer layers on structural quality of $Si_{0.7}Ge_{0.3}$ layers grown on Si(001) substrates by Molecular Beam Epitaxy

Abstruct of the second International Symposeium on Control of Semiconductor Interface,p.86(held in Karuizawa, Octorber,1996) (第5章)



